Implementace výpočtu FFT v obvodech FPGA a ASIC

Simple item page
but.committeedoc. Ing. Pavel Šteffan, Ph.D. (předseda) prof. Ing. Jaroslav Boušek, CSc. (místopředseda) RNDr. Ladislav Mareček, CSc. (člen) Ing. Jan Prášek, Ph.D. (člen) doc. Ing. Arnošt Bajer, CSc. (člen)cs
but.defenceStudent seznámil komisi se svoji závěrečnou prací a odpověděl na tyto otázky: 1) Do jaké míry je FFT použitelné v obvodech ASIC a jakým způsobem se v těchto obvodech implementuje v praxi? 2) Jakým způsobem se provádí verifikace? 3) Jaké jsou podle vás výhody jazyku Verilog oproti jazyku VHDL?cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášcs
dc.contributor.authorDvořák, Vojtěchcs
dc.contributor.refereeBohrn, Marekcs
dc.date.created2013cs
dc.description.abstractCílem diplomové práce je navrhnout implementaci algoritmu rychlé Fourierovi transformace, kterou lze použít v obvodech FPGA nebo ASIC. Implementace bude modelována v prostředí Matlab a následně bude použit tento návrh jako referenční model pro popis implementace algoritmu rychlé Fourierovy transformace v jazyce VHDL. Pro ověření správnosti návrhu bude vytvořeno verifikační prostředí a provedena verifikace. V poslední části práce bude navržen program, který bude generovat zdrojové kódy pro různé parametry modulu provádějícího rychlou Fourierovu transformaci.cs
dc.description.abstractThe aim of this thesis is to design the implementation of fast Fourier transform algorithm, which can be used in FPGA or ASIC circuits. Implementation will be done in Matlab and then this form of implementation will be used as a reference model for implementation of fast Fourier transform algorithm in VHDL. To verify the correctness ofdesign verification enviroment will be created and verification process wil be done. Program that will generate source code for various parameters of the module performing a fast Fourier transform will be created in the last part of this thesis.en
dc.description.markAcs
dc.identifier.citationDVOŘÁK, V. Implementace výpočtu FFT v obvodech FPGA a ASIC [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.cs
dc.identifier.other66840cs
dc.identifier.urihttp://hdl.handle.net/11012/27112
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectČíslicové zpracování signálucs
dc.subjectdiskrétní Fourierova transformacecs
dc.subjectrychlá Fourierova transformacecs
dc.subjectDFTcs
dc.subjectFFTcs
dc.subjectVHDLcs
dc.subjectprogramovatelné logické obvodycs
dc.subjectFPGAcs
dc.subjectzákaznické obvodycs
dc.subjectASICcs
dc.subjectverifikacecs
dc.subjectsyntéza digitálních obvodůcs
dc.subjectDigital signal processingen
dc.subjectdiscrete Fourier transformen
dc.subjectfast Fourier transformen
dc.subjectDFTen
dc.subjectFFTen
dc.subjectVHDLen
dc.subjectprogramable logic circuitsen
dc.subjectFPGAen
dc.subjectapplication-specified integrated circuiten
dc.subjectASICen
dc.subjectverificationen
dc.subjectsynthesis of digital circuitsen
dc.titleImplementace výpočtu FFT v obvodech FPGA a ASICcs
dc.title.alternativeFFT implementation in FPGA and ASICen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2013-06-11cs
dcterms.modified2013-06-14-10:16:21cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid66840en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:09:47en
sync.item.modts2025.01.15 18:41:50en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.3 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
1.62 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_66840.html
Size:
5.58 KB
Format:
Hypertext Markup Language
Description:
file review_66840.html
Download
Collections
2013