Asymetrická kryptografie na FPGA

Simple item page
but.committeedoc. Ing. Radim Burget, Ph.D. (předseda) doc. Ing. Lukáš Malina, Ph.D. (místopředseda) Ing. Tomáš Caha (člen) Ing. Kryštof Zeman, Ph.D. (člen) JUDr. Mgr. Jakub Harašta, Ph.D. (člen) Ing. Martin Plšek, Ph.D. (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci a odpověděl na otázky členů komise a oponenta. Otázky: 1. Jaký je důvod rozdílných pracovních frekvencí komponent pro podpis a ověření, tedy 200 MHz a 150 MHz? Komponenta pro ověření je složitější. Implementace není plně optimalizovaná. 2. V práci je uvedena spotřeba navžené implementace v mW. Bylo provedeno měření reálné spotřeby na fyzickém FPGA čipu? Měření reálné spotřeby provedeno nebylo.cs
but.jazykčeština (Czech)
but.programInformační bezpečnostcs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorMalina, Lukášcs
dc.contributor.authorDobiáš, Patrikcs
dc.contributor.refereeSmékal, Davidcs
dc.date.accessioned2020-06-24T07:56:56Z
dc.date.available2020-06-24T07:56:56Z
dc.date.created2020cs
dc.description.abstractTato bakalářská práce se zabývá analýzou dosavadních hardwarových implementací asymetrických kryptografických schémat na FPGA platformě a následnou implementací kryptografického schématu Ed25519 na této platformě. Výsledná implementace je detailně popsána a porovnána s dosavadními implementacemi. V závěru této práce je popsáno nasazení této implementace na FPGA Virtex UltraScale+.cs
dc.description.abstractThis bachelor thesis deals with the analysis of existing hardware implementations of asymmetric cryptographic schemes on the FPGA platform and the then implementation of the cryptographic scheme Ed25519 on this platform. The resulting implementation is described in detail and compared with existing implementations. At the end of this work, the deployment of this implementation on the Virtex UltraScale+ FPGA is described.en
dc.description.markAcs
dc.identifier.citationDOBIÁŠ, P. Asymetrická kryptografie na FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.cs
dc.identifier.other125896cs
dc.identifier.urihttp://hdl.handle.net/11012/190233
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectAsymetrická kryptografiecs
dc.subjectECDSAcs
dc.subjectEd25519cs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectAsymmetric cryptographyen
dc.subjectECDSAen
dc.subjectEd25519en
dc.subjectFPGAen
dc.subjectVHDLen
dc.titleAsymetrická kryptografie na FPGAcs
dc.title.alternativeAsymmetric Cryptography on FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2020-06-23cs
dcterms.modified2020-06-25-09:53:01cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid125896en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 09:59:23en
sync.item.modts2021.11.12 09:36:56en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
931.32 KB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
917.56 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_125896.html
Size:
4.22 KB
Format:
Hypertext Markup Language
Description:
review_125896.html
Download
Collections
2020