Asymetrická kryptografie na FPGA
Loading...
Date
Authors
Dobiáš, Patrik
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
ORCID
Abstract
Tato bakalářská práce se zabývá analýzou dosavadních hardwarových implementací asymetrických kryptografických schémat na FPGA platformě a následnou implementací kryptografického schématu Ed25519 na této platformě. Výsledná implementace je detailně popsána a porovnána s dosavadními implementacemi. V závěru této práce je popsáno nasazení této implementace na FPGA Virtex UltraScale+.
This bachelor thesis deals with the analysis of existing hardware implementations of asymmetric cryptographic schemes on the FPGA platform and the then implementation of the cryptographic scheme Ed25519 on this platform. The resulting implementation is described in detail and compared with existing implementations. At the end of this work, the deployment of this implementation on the Virtex UltraScale+ FPGA is described.
This bachelor thesis deals with the analysis of existing hardware implementations of asymmetric cryptographic schemes on the FPGA platform and the then implementation of the cryptographic scheme Ed25519 on this platform. The resulting implementation is described in detail and compared with existing implementations. At the end of this work, the deployment of this implementation on the Virtex UltraScale+ FPGA is described.
Description
Keywords
Asymetrická kryptografie , ECDSA , Ed25519 , FPGA , VHDL , Asymmetric cryptography , ECDSA , Ed25519 , FPGA , VHDL
Citation
DOBIÁŠ, P. Asymetrická kryptografie na FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. Radim Burget, Ph.D. (předseda)
doc. Ing. Lukáš Malina, Ph.D. (místopředseda)
Ing. Tomáš Caha (člen)
Ing. Kryštof Zeman, Ph.D. (člen)
JUDr. Mgr. Jakub Harašta, Ph.D. (člen)
Ing. Martin Plšek, Ph.D. (člen)
Date of acceptance
2020-06-23
Defence
Student prezentoval výsledky své práce a komise byla seznámena s posudky.
Student obhájil bakalářskou práci a odpověděl na otázky členů komise a oponenta.
Otázky:
1. Jaký je důvod rozdílných pracovních frekvencí komponent pro podpis a ověření, tedy 200 MHz a 150 MHz? Komponenta pro ověření je složitější. Implementace není plně optimalizovaná.
2. V práci je uvedena spotřeba navžené implementace v mW. Bylo provedeno měření reálné spotřeby na fyzickém FPGA čipu? Měření reálné spotřeby provedeno nebylo.
Result of defence
práce byla úspěšně obhájena