Analýza a návrh blokovacích kondenzátorů v digitální standardní knihovně technologie CMOS 65 nm

Abstract

Tato práce se zabývá návrhem blokovacích kondenzátorů ve formě CMOS tranzistorů pro stabilizaci napájecího napětí v digitální standardní knihovně se zaměřením na 65 nm technologii. Úvod poskytuje přehled CMOS technologie a popis MOS struktur. Analýza porovnává čtyři topologie blokovacích kondenzátorů (NMOS, PMOS, CMOS, Cross-Coupled) a identifikuje Cross-Coupled jako nejlepší volbu. Poslední část se zaměřuje na návrh a optimalizaci layoutu blokovacích kondenzátorů. Byly vytvořeny čtyři různé layouty, optimalizované pro kapacitu, činitel jakosti, svodový proud a kompromis mezi těmito faktory, aby mohly být integrovány do standardních digitálních knihoven podle specifických aplikací.This work deals with the design of decoupling capacitors in the form of CMOS transistors for stabilizing the supply voltage in a digital standard library, focusing on 65 nm technology. The introduction provides an overview of CMOS technology and a description of MOS structures. The analysis compares four topologies of decoupling capacitors (NMOS, PMOS, CMOS, Cross-Coupled) and identifies Cross-Coupled as the best choice. The last part focuses on the design and optimization of the layout of decoupling capacitors. Four different layouts were created, optimized for capacity, quality factor, leakage current, and a compromise between these factors, to be integrated into standard digital libraries according to specific applications.