Modul s FPGA pro rychlé generování signálu a synchronní sběr dat

Simple item page
but.committeeprof. Ing. Miroslav Husák, CSc. (předseda) prof. Ing. Jaroslav Boušek, CSc. (místopředseda) Ing. Břetislav Mikel, Ph.D. (člen) Ing. Jan Prášek, Ph.D. (člen) prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen)cs
but.defenceDrobnosti v používání neformálních názvů. Proč jste vybrali systémy na čipu firmy Xilinx a ne např. od firmy Altera, která je vyrábí také: Student odpovídá věcně a dobře. Popisujete, že při návrhu je nutné dodržet velmi přesně délku paralelních vedení. Můžete zdůvodnit, proč došlo při návrhu k rozvážení délky mezi paralelními páry DA převodníků na délce 65 mm o celé 4 mm? Vyčíslete, jak nerovnovážnost může ovlivnit stabilitu systémů, a stanovte maximální možný rozdíl v délkách tak, aby to neovlivnilo stabilitu a funkčnost systému: Student odpovídá věcně a dobře.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorHolík, Milancs
dc.contributor.authorEliáš, Josefcs
dc.contributor.refereeMikel, Břetislavcs
dc.date.created2016cs
dc.description.abstractDiplomová práce je věnována návrhu systému pro rychlé generování signálu a synchronní sběr dat. Součástí zadání jsou požadavky na tento systém, které budou postupně rozebrány. Výsledkem rozboru bude výběr vhodných komponent systému a jeho návrh.cs
dc.description.abstractMaster's thesis deals with system for fast waveform generation and synchronous data acquistion. Part of this thesis are requirements of system, which will be gradually analysed. The result of analysis will be selection of suitable components for system and its design.en
dc.description.markAcs
dc.identifier.citationELIÁŠ, J. Modul s FPGA pro rychlé generování signálu a synchronní sběr dat [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2016.cs
dc.identifier.other93998cs
dc.identifier.urihttp://hdl.handle.net/11012/59818
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectrychlé generování signálůcs
dc.subjectFPGAcs
dc.subjectsynchronní sběr datcs
dc.subjectfast waveform generationen
dc.subjectFPGAen
dc.subjectsynchronnous data acquistionen
dc.titleModul s FPGA pro rychlé generování signálu a synchronní sběr datcs
dc.title.alternativeFPGA module for fast waveform generation and synchronous data acquisitionen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2016-06-07cs
dcterms.modified2016-06-10-12:57:23cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid93998en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:23:48en
sync.item.modts2025.01.15 16:54:20en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
5.75 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
2.77 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_93998.html
Size:
4.64 KB
Format:
Hypertext Markup Language
Description:
file review_93998.html
Download
Collections
2016