Návrh vybrané části standardu IEEE 802.1Q
Loading...
Date
Authors
Kliment, Filip
Advisor
Referee
Mark
C
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
ORCID
Abstract
Táto práca sa zaoberá sieťovými podštandardmi z kategórie TSN (IEEE 802.1Q), ktoré riešia prioritizáciu sieťovej prevádzku v TSN sieťach. Medzi tieto podštandardy patria 802.1QBV a 802.1QBU, ktoré boli detailnejšie popísané a porovnané z hľadiska priepustnosti a latencie. Podštandard 802.1QBU bol zvolený pre návrh implementácie do obvodu FPGA. Dizajn bol popísaný v jazyku VHDL. Navrhnutý dizajn bol overený simuláciami, s využitím samočinných testov. V práci sú zahrnuté aj výsledky syntézy a časovej analýzy.
This thesis deals with network substandards from the TSN group (IEEE 802.1Q), which deal with prioritization of network traffic in TSN networks. These sub-standards include 802.1QBV and 802.1QBU, which have been described in more detail and compared in terms of network permeability and latency. Substandard 802.1QBU was chosen for the design implementation in FPGA. The design was described in VHDL. The designed design was verified by simulations, using self-tests. The work includes synthesis and time analysis.
This thesis deals with network substandards from the TSN group (IEEE 802.1Q), which deal with prioritization of network traffic in TSN networks. These sub-standards include 802.1QBV and 802.1QBU, which have been described in more detail and compared in terms of network permeability and latency. Substandard 802.1QBU was chosen for the design implementation in FPGA. The design was described in VHDL. The designed design was verified by simulations, using self-tests. The work includes synthesis and time analysis.
Description
Keywords
Ethernet , TSN , IEEE , OSI , MAC , Frame preemption , Data Link Layer , FPGA , VHDL , Ethernet , TSN , IEEE , OSI , MAC , Frame preemption , Data Link Layer , FPGA , VHDL
Citation
KLIMENT, F. Návrh vybrané části standardu IEEE 802.1Q [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2018.
Document type
Document version
Date of access to the full text
Language of document
sk
Study field
Mikroelektronika
Comittee
prof. Ing. Jaroslav Koton, Ph.D. (předseda)
prof. Ing. Radimír Vrba, CSc. (místopředseda)
doc. Ing. Radovan Novotný, Ph.D. (člen)
doc. Ing. Jaroslav Kadlec, Ph.D. (člen)
Ing. Zoltán Szabó, Ph.D. (člen)
Date of acceptance
2018-06-05
Defence
Student seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise:
Jaký je Váš podíl na vytvoření verifikačních modelů použitých v práci?
Analyzovali jste pokrytí kódu (code coverage) v průběhu simulací?
Je reálné, že zařízení (FPGA) bude pracovat při teplotě 0 °C, pro kterou byla provedena časová analýza návrhu?
Máte nějak podložený Vaše tvrzení, že by mělo FPGA fungovat i při 0°C?
Student si nezjistil faktické informace ohledně teplotní problematiky.
Co je to latence?
V jaké jednotce se uvádí latence?
Student ji uvádí v bytech což již naznačuje, že neměří latenci. Měření bylo nejasné. Nejedná se o standartní přístup.
Byl kód testován na reálném hardwaru? Nebyl. Není možné potvrdit funkčnost celého řešení.
Zadání práce je z firmy TTTech? Ano
Byl výsledek práce již využit? Nebyl.
Result of defence
práce nebyla úspěšně obhájena