Návrh a implementace opatření proti útokům postranními kanály na platformě FPGA

V současné době dochází k výraznému pokroku v oblasti digitálních systémů a kryptografie, vyžadující adekvátní zabezpečení před různými formami útoků. Zvláštní pozornost je věnována rozvoji na platformě FPGA (Field-Programmable Gate Array), která poskytuje flexibilitu a výkon pro implementaci různorodých aplikací, včetně kryptografických algoritmů. Tato semestrální práce se zaměřuje na systematickou analýzu možných úniků citlivých informací z implementace kryptografického schématu na platformě FPGA. V~práci je představena platforma FPGA, včetně programovacích jazyků HDL (Hardware Description Language) jako Verilog nebo VHDL. Poté je zde představen obecný přehled o postranních kanálech a jejich typech, opatřeních proti útokům a podrobný popis bezpečnostních technik. Další kapitolou je kryptografické schéma AES a popsání jeho operací. Je zde věnována kapitola i srovnání aktuálních článků dané problematiky. Následuje popis odborného pracoviště, jako je např. osciloskop nebo hardwarová deska Sakura-X (Sasebo-GIII). V závěrečné části jsou prezentovány výsledky měření bez jakéhokoliv opatření, pouze je implementovaný algoritmus AES a následně v další části je návrh protiopatření, který je implementován a změřen. Výsledky jsou následně popsány a zobrazeny v grafické podobě.
Currently, significant progress is being made in the field of digital systems and cryptography, requiring adequate security against various forms of attacks. Special attention is paid to development on the FPGA (Field-Programmable Gate Array) platform, which provides flexibility and performance for implementing diverse applications, including cryptographic algorithms. This semester thesis focuses on the systematic analysis of possible leaks of sensitive information from the implementation of a cryptographic scheme on the FPGA platform. The FPGA platform is presented in the work, including HDL (Hardware Description Language) programming languages such as Verilog or VHDL. It then presents a general overview of side channels and their types, countermeasures, and a~detailed description of security techniques. The next chapter is the AES cryptographic scheme and a description of its operations. There is a chapter devoted to a comparison of current articles on the issue. The following is a description of a professional workplace, such as an oscilloscope or a Sakura-X (Sasebo-GIII) hardware board. In the final part, the measurement results are presented without any measures, only the AES algorithm is implemented, and then in the next part there is a countermeasure proposal, which is implemented and measured. The results are described and subsequently displayed in graphic form.

Keywords

analýza, FPGA, kryptoanalýza, postranní kanály, útok, AES, návrh, VHDL, Sakura-X, analysis, FPGA, cryptanalysis, side channels, attack, AES, design, VHDL, Sakura-X

Citation

KUŘINA, P. Návrh a implementace opatření proti útokům postranními kanály na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.

Language of document

cs

Study field

bez specializace

Comittee

prof. Ing. Jan Hajný, Ph.D. (předseda) Ing. Josef Vojtěch, Ph.D. (člen) Ing. Jan Látal, Ph.D. (člen) Ing. Martin Štůsek, Ph.D. (člen) doc. Ing. Petr Münster, Ph.D. (člen) doc. Ing. Jiří Hošek, Ph.D. (člen) prof. JUDr. Radim Polčák, Ph.D. (místopředseda)

Date of acceptance

2024-06-06

Defence

Student prezentoval výsledky své práce a komise byla seznámena s posudky. Otázky oponenta: Na kolika průbězích byla maskovaná implementace otestovaná? - Student dostatečně vysvětlil otázku. Paralelizoval jste maskovanou verzi do více větví? - Student dostatečně vysvětlil otázku. Zkoušel jste i maskování vyšších řádů? - Student dostatečně vysvětlil otázku. Student obhájil diplomovou práci s výhradami a odpověděl na otázky členů komise a oponenta.

Result of defence

práce byla úspěšně obhájena

Document licence

Standardní licenční smlouva - přístup k plnému textu bez omezení