KUŘINA, P. Návrh a implementace opatření proti útokům postranními kanály na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.
Diplomová práce se zabývá opatřeními proti útokům postranními kanály na platformě FPGA. V teoretické části práce se student věnuje popisu FPGA platformy, typů postranních kanálů a možnostem implementace opatření proti těmto útokům. Při popisu typů postranních kanálů by student mohl jít trochu hlouběji a nečerpat pouze z prezentace. Dále popisuje kryptografické schéma AES, jehož popis je dosti stručný, ale vhodně doplněn o obrázky popisující jednotlivé fáze. Následně student analyzoval dosavadní práce zaměřující se na ochranu implementace AES proti útokům s využitím postranních kanálů, kdy celkově analyzoval 6 prací. V praktické části práce student aplikoval techniku maskování na poskytnutou implementaci AES. Poskytnutou i upravenou implementaci podrobil jednoduché analýze pomocí měření proudové spotřeby, ale kvůli velikosti šumu vypadaly oba průběhy dost podobně. Vhodně byly alespoň porovnány dopady aplikovaných opatření na využití hardwarových zdrojů a propustnost šifrování. Správnost upravené implementace student ověřil simulačním testbenchem, nicméně pouze pro jeden zvolený klíč, což není zcela dostačující. Během semestru byl student aktivní, kdy konzultace probíhaly pravidelně, přibližně jednou za 2 týdny, ale nebyl dostatečně samostatný a potřeboval často nasměrovat. Odevzdaná příloha není v práci nijak popsána a je v ní velké množství souborů, které jsou generovány Vivadem. Vlastní kód implementace je docela dobře čitelný a je vhodně okomentovaný. Formálně je práce mírně na horší úrovni, občas se opakují slova ve větách, jako třeba "BRAM tedy snižuje tedy ..." v 8. kapitole, nebo chybí písmenka, jako v "díky čemuž m být ..." v 7.kapitole. Také některé věty nejsou napsány zcela srozumitelně. Celkově je tedy práce na průměrné úrovni a proto navrhuji práci k obhajobě s hodnocením C (70 bodů).
Cílem diplomové práce byla implementace ochrany proti útokům postranními kanály pro algoritmus AES na platformě FPGA. Student realizoval hardwarovou implementaci maskování na základě softwarové verze maskovacího algoritmu. Následně provedl měření maskované i nemaskované verze a provedl srovnání. Po formální stránce je práce na průměrné úrovni. Obsahuje místy překlepy a gramatické chyby. Dále nejsou vhodné doslovné překlady některých anglických termínů. V teoretické části by bylo vhodné lépe popsat jádro práce (teorie maskování a AES). V praktické části postrádám podrobnější popis samotné implementace. Student například nezmiňuje, jestli jednotlivé větve, do kterých je potřeba algoritmus při maskování rozdělit, zpracovával paralelně či sekvenčně, což má zásadní vliv na možnost úniku tajných parametrů. Student dále vůbec nepopisuje, jak řešil maskování nelineárních částí algoritmu. Měření rovněž nepovažuji za zcela dostatečné. Z práce není zřejmé, jestli implementaci změřil na jednom nebo více průbězích. Správná funkce šifrování u maskované verze byla ověřena pouze pro jednu hodnotu klíče. Navzdory výše uvedeným výtkám však lze zadání práce považovat za splněné. Práci hodnotím známkou C, 71b
eVSKP id 159226