Metody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorů

Simple item page
but.committeedoc. Ing. František Urban, CSc. (předseda) prof. Ing. Jaroslav Boušek, CSc. (místopředseda) prof. Ing. Vladislav Musil, CSc. (člen) Ing. Vojtěch Dvořák, Ph.D. (člen) Ing. Imrich Gablech, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: Co je to frekvenční složka nějakého jevu? Jaká je kapacita hradla MOS transistoru? Student na položené otázky odpověděl bez závažnějších problémů.cs
but.jazykčeština (Czech)
but.programMikroelektronikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorProkop, Romancs
dc.contributor.authorTrojan, Vladimírcs
dc.contributor.refereePavlík, Michalcs
dc.date.created2023cs
dc.description.abstractDiplomová práce se zabývá návrhem a porovnáním metod optimalizace zapojení koncového stupně budiče MOSFET za účelem snížení rozkmitu napětí na parazitní sériové indukčnosti vývodů pouzdra budiče MOSFET. Navržené metody optimalizace jsou realizovány na čipu a zapojeny do pouzdra SOIC-16. Dále je pak v rámci této práce navržena testovací DPS, na kterou jsou osazeny realizované testovací struktury. Pomocí měřicí sestavy jsou následně zjišťovány reálné parametry navržených metod optimalizace. Návrh metod optimalizace probíhal v prostředí Cadence Virtuoso a testovací DPS byla realizována za pomoci programu Autodesk EAGLE.cs
dc.description.abstractThe diploma thesis deals with design and comparison of optimization methods for the circuit of output stage of the MOSFET gate driver, in order to reduce voltage swing induced on the parasitic series inductance of output terminals of the MOSFET gate driver package. The proposed optimization methods are implemented on-chip and integrated into an SOIC-16 package. Implemented test structures are then mounted on test PCB, which is designed as part of the thesis. The real parameters of the proposed optimization methods are then determined using the measurement setup. The design of the optimization methods was carried out in Cadence Virtuoso environment and the test PCB was designed using the Autodesk EAGLE program.en
dc.description.markAcs
dc.identifier.citationTROJAN, V. Metody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.cs
dc.identifier.other152480cs
dc.identifier.urihttp://hdl.handle.net/11012/210143
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectSpínání MOSFETcs
dc.subjectdiskrétní výkonový MOSFETcs
dc.subjectměkké spínánícs
dc.subjectbudič MOSFETcs
dc.subjectparazitní sériová indukčnost vývodů pouzdracs
dc.subjectoptimalizace di/dtcs
dc.subjectoptimalizace rozkmitu napětí na parazitní indukčnostics
dc.subjectmetody optimalizace budiče MOSFETcs
dc.subjectnávrh DPScs
dc.subjectměření reálných parametrůcs
dc.subjecttestovací DPScs
dc.subjectaproximace parazitních vlastností DPScs
dc.subjectMOSFET switchingen
dc.subjectdiscrete power MOSFETen
dc.subjectsoft-switchingen
dc.subjectMOSFET gate driveren
dc.subjectparasitic series inductance of package terminalsen
dc.subjectoptimization of voltage swing on parasitic series inductanceen
dc.subjectdi/dt optimizationen
dc.subjectoptimization methods of MOSFET gate driveren
dc.subjecttest PCBen
dc.subjectPCB designen
dc.subjectapproximation of PCB parasitic propertiesen
dc.titleMetody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorůcs
dc.title.alternativeSoft-switching Methods and Optimization of Output Stage of MOSFET Driveren
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2023-06-07cs
dcterms.modified2023-06-08-14:04:21cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid152480en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 14:40:28en
sync.item.modts2025.01.16 00:32:17en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
12.77 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
13.76 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_152480.html
Size:
6.41 KB
Format:
Hypertext Markup Language
Description:
file review_152480.html
Download
Collections
2023