Metody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorů
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Diplomová práce se zabývá návrhem a porovnáním metod optimalizace zapojení koncového stupně budiče MOSFET za účelem snížení rozkmitu napětí na parazitní sériové indukčnosti vývodů pouzdra budiče MOSFET. Navržené metody optimalizace jsou realizovány na čipu a zapojeny do pouzdra SOIC-16. Dále je pak v rámci této práce navržena testovací DPS, na kterou jsou osazeny realizované testovací struktury. Pomocí měřicí sestavy jsou následně zjišťovány reálné parametry navržených metod optimalizace. Návrh metod optimalizace probíhal v prostředí Cadence Virtuoso a testovací DPS byla realizována za pomoci programu Autodesk EAGLE.
The diploma thesis deals with design and comparison of optimization methods for the circuit of output stage of the MOSFET gate driver, in order to reduce voltage swing induced on the parasitic series inductance of output terminals of the MOSFET gate driver package. The proposed optimization methods are implemented on-chip and integrated into an SOIC-16 package. Implemented test structures are then mounted on test PCB, which is designed as part of the thesis. The real parameters of the proposed optimization methods are then determined using the measurement setup. The design of the optimization methods was carried out in Cadence Virtuoso environment and the test PCB was designed using the Autodesk EAGLE program.
The diploma thesis deals with design and comparison of optimization methods for the circuit of output stage of the MOSFET gate driver, in order to reduce voltage swing induced on the parasitic series inductance of output terminals of the MOSFET gate driver package. The proposed optimization methods are implemented on-chip and integrated into an SOIC-16 package. Implemented test structures are then mounted on test PCB, which is designed as part of the thesis. The real parameters of the proposed optimization methods are then determined using the measurement setup. The design of the optimization methods was carried out in Cadence Virtuoso environment and the test PCB was designed using the Autodesk EAGLE program.
Description
Keywords
Spínání MOSFET, diskrétní výkonový MOSFET, měkké spínání, budič MOSFET, parazitní sériová indukčnost vývodů pouzdra, optimalizace di/dt, optimalizace rozkmitu napětí na parazitní indukčnosti, metody optimalizace budiče MOSFET, návrh DPS, měření reálných parametrů, testovací DPS, aproximace parazitních vlastností DPS, MOSFET switching, discrete power MOSFET, soft-switching, MOSFET gate driver, parasitic series inductance of package terminals, optimization of voltage swing on parasitic series inductance, di/dt optimization, optimization methods of MOSFET gate driver, test PCB, PCB design, approximation of PCB parasitic properties
Citation
TROJAN, V. Metody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. František Urban, CSc. (předseda)
prof. Ing. Jaroslav Boušek, CSc. (místopředseda)
prof. Ing. Vladislav Musil, CSc. (člen)
Ing. Vojtěch Dvořák, Ph.D. (člen)
Ing. Imrich Gablech, Ph.D. (člen)
Date of acceptance
2023-06-07
Defence
Student seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: Co je to frekvenční složka nějakého jevu? Jaká je kapacita hradla MOS transistoru?
Student na položené otázky odpověděl bez závažnějších problémů.
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení