Metody měkkého spínání a optimalizace výstupní části budiče MOSFET tranzistorů

Abstract

Diplomová práce se zabývá návrhem a porovnáním metod optimalizace zapojení koncového stupně budiče MOSFET za účelem snížení rozkmitu napětí na parazitní sériové indukčnosti vývodů pouzdra budiče MOSFET. Navržené metody optimalizace jsou realizovány na čipu a zapojeny do pouzdra SOIC-16. Dále je pak v rámci této práce navržena testovací DPS, na kterou jsou osazeny realizované testovací struktury. Pomocí měřicí sestavy jsou následně zjišťovány reálné parametry navržených metod optimalizace. Návrh metod optimalizace probíhal v prostředí Cadence Virtuoso a testovací DPS byla realizována za pomoci programu Autodesk EAGLE.The diploma thesis deals with design and comparison of optimization methods for the circuit of output stage of the MOSFET gate driver, in order to reduce voltage swing induced on the parasitic series inductance of output terminals of the MOSFET gate driver package. The proposed optimization methods are implemented on-chip and integrated into an SOIC-16 package. Implemented test structures are then mounted on test PCB, which is designed as part of the thesis. The real parameters of the proposed optimization methods are then determined using the measurement setup. The design of the optimization methods was carried out in Cadence Virtuoso environment and the test PCB was designed using the Autodesk EAGLE program.