Automatické testování 10GbE zařízení

Simple item page
but.committeeprof. Ing. Jaromír Brzobohatý, CSc. (předseda) doc. Ing. Lukáš Fujcik, Ph.D. (místopředseda) RNDr. Ladislav Mareček, CSc. (člen) Ing. Jan Prášek, Ph.D. (člen) Ing. Jiří Starý, Ph.D. (člen)cs
but.defenceStudent seznámil zkušební komisi s řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise. Komise hodnotila práce počtem bodů 90.cs
but.jazykangličtina (English)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášen
dc.contributor.authorAvramović, Nikolaen
dc.contributor.refereeDvořák, Vojtěchen
dc.date.accessioned2019-05-17T14:25:41Z
dc.date.available2019-05-17T14:25:41Z
dc.date.created2016cs
dc.description.abstractTato práce se zabývá návrhem modelu pro funkční verifikaci a návrhem syntetizovatelného testru 10Gb Ethernet zařízení, které používají XGMII rozhraní. Pro popis modelu je použit programovací jazyk VHDL. Práce zahrnuje vytváření bus functional modelu a návrh testru, který se implementuje jako genericky self-test modul. Výsledný návrh umožňuje verifikaci a testování PHY a MAC vrstve. Pro implementaci testru byla použita vývojová deska DE5-Net osazena FPGA obvodem Stratix V GX od firmy Altera.en
dc.description.abstractThis thesis deals with the designs of the functional verification model and the synthesizable tester of the 10Gb Ethernet devices that use XGMII interface. VHDL programming language is used to describe the model. This thesis consists of the creation of the bus functional model and the design of the tester that is implemented as a generic self-test module. The resulting design allows for verification and testing of the PHY and MAC layers. DE5-Net development board was used in the implementation of the tester. The board was fitted with FPGA Stratix V circuit, by Altera.cs
dc.description.markAcs
dc.identifier.citationAVRAMOVIĆ, N. Automatické testování 10GbE zařízení [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2016.cs
dc.identifier.other94109cs
dc.identifier.urihttp://hdl.handle.net/11012/61606
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVerifikaceen
dc.subjectEterneten
dc.subjectIEEEen
dc.subjectOSIen
dc.subjectFMSen
dc.subjectGeneratoren
dc.subjectMonitoren
dc.subjectDUTen
dc.subjectPHYen
dc.subjectMACen
dc.subjectXGMIIen
dc.subjectFPGAen
dc.subjectTBen
dc.subjectIPen
dc.subjectVlastní-kontrolaen
dc.subjectSFP+en
dc.subjectSyntetizaceen
dc.subjectVerificationcs
dc.subjectEthernetcs
dc.subjectIEEEcs
dc.subjectOSIcs
dc.subjectBFMcs
dc.subjectGeneratorcs
dc.subjectMonitorcs
dc.subjectDUTcs
dc.subjectPHYcs
dc.subjectMACcs
dc.subjectXGMIIcs
dc.subjectFPGAcs
dc.subjectTBcs
dc.subjectIPcs
dc.subjectSelf-checkingcs
dc.subjectSFP+cs
dc.subjectSynthesiscs
dc.titleAutomatické testování 10GbE zařízeníen
dc.title.alternativeAUTOMATED TESTING OF 10GbE DEVICEScs
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2016-06-14cs
dcterms.modified2016-06-16-11:03:31cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid94109en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 21:59:17en
sync.item.modts2021.11.12 21:26:09en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.38 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
review_94109.html
Size:
4.8 KB
Format:
Hypertext Markup Language
Description:
review_94109.html
Download
Collections
2016