Kosimulace mikroprocesoru a periferií

Abstract

Cílem diplomové práce bylo analyzovat různé typy kosimulačních technik a navrhnout začlenění těchto technik do simulační platformy projektu Lissom. První část práce ukazuje možnosti externích rozhraní simulačních platforem jazyků VHDL, Verilog a SystemVerilog a nástroje Matlab. Druhá část se věnuje návrhu a popisu implementace synchronizace simulační platformy projektu Lissom pomocí analyzovaných rozhraní s jinými simulačními platformami. V poslední části je popsáno testování implementovaného řešení a zhodnocení výsledků.The aim of this thesis is to analyze various kinds of co-simulation techniques and to design integration these techniques into Lissom simulation platform. The first section of this thesis shows capabilities of external interfaces of simulation platforms for HDL languages VHDL, Verilog and SystemVerilog and of tool Matlab. The second section deals with design of synchronization mechanism among Lissom simulation platform and others simulation platforms using mentioned external interfaces. In the last part the testing of implemented solutions and evaluation of results is described.