Kryptografické algoritmy na platformě FPGA
| but.committee | prof. Ing. Dan Komosný, Ph.D. (předseda) prof. Ing. Radek Martinek, Ph.D. (místopředseda) JUDr. MgA. Jakub Míšek, Ph.D. (člen) Ing. Pavel Pirohovič (člen) Ing. Miroslav Balík, Ph.D. (člen) Ing. Petr Blažek (člen) Ing. David Kohout (člen) | cs |
| but.defence | Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil diplomovou práci a odpověděl na otázky členů komise a oponenta. Otázky: Jak se zachová počítačová aplikace na odesílání dat v případě překročení velikosti dat nad hodnotu MTU (1500 B)? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační bezpečnost | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Hajný, Jan | cs |
| dc.contributor.author | Broda, Jan | cs |
| dc.contributor.referee | Jedlička, Petr | cs |
| dc.date.created | 2022 | cs |
| dc.description.abstract | Tato diplomová práce je zaměřena na vytvoření demonstrátoru, který je schopný přenášet data jak mezi operačním systémem a síťovou kartou s FPGA čipem UltraScale+, tak i mezi dvěma síťovými kartami. V teoretické části práce pojednává o programovatelných hradlových polích, vývojem na FPGA, využívanými programovacími jazyky a vývojovém prostředí Vivado Design Suite. Demonstrátor se skládá ze dvou aplikací, vyvíjených v jazyce C, pro komunikaci mezi operačním systémem a síťovou kartou a dvou komponent, vyvíjených v jazyce VHDL, pro komunikaci skrze síťové rozhraní na FPGA síťové kartě. Demonstrátor umožňuje vložení kryptografického algoritmu, který by pracoval s přenášenými daty. Pro vývoj na síťové kartě s FPGA čipem byl využit Network Development Kit od týmu Liberouter ze sdružení CESNET. | cs |
| dc.description.abstract | The master thesis is focused on developing a demonstrator which is able to transmit data not only between operating system and network FPGA card with a UltraScale+ chip but also between two network FPGA cards. The theoretical part of the master thesis describes FPGA, developing on FPGA, programming languges that are used and develoment enviroment Vivado Design Suite. The demonstrator consists of two applications developed in C language which are used for communication between operating system and the network FPGA card and two components developed in VHDL langague which are used for communication throught a network module on the network FPGA card. The demonstrator allows inserting cryptographic algorithm which would work with transmitted data. For developing on the network FPGA card was used a Network Development Kit provided by a Liberouter team from CESNET association. | en |
| dc.description.mark | B | cs |
| dc.identifier.citation | BRODA, J. Kryptografické algoritmy na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022. | cs |
| dc.identifier.other | 141396 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/204753 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | fb4CGg3 | cs |
| dc.subject | FPGA | cs |
| dc.subject | NDK | cs |
| dc.subject | síťové karty s FPGA čipem | cs |
| dc.subject | UltraScale+ | cs |
| dc.subject | VHDL | cs |
| dc.subject | Vivado Design Suite | cs |
| dc.subject | fb4CGg3 | en |
| dc.subject | FPGA | en |
| dc.subject | FPGA network cards | en |
| dc.subject | NDK | en |
| dc.subject | UltraScale+ | en |
| dc.subject | VHDL | en |
| dc.subject | Vivado Design Suite | en |
| dc.title | Kryptografické algoritmy na platformě FPGA | cs |
| dc.title.alternative | Cryptographic algorithms on FPGA | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2022-06-07 | cs |
| dcterms.modified | 2024-05-17-12:54:13 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 141396 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:29:41 | en |
| sync.item.modts | 2025.01.15 12:10:25 | en |
| thesis.discipline | bez specializace | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 3.35 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_141396.html
- Size:
- 5.5 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_141396.html