BRODA, J. Kryptografické algoritmy na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.
Cílem práce bylo navrhnout a v jazyce VHDL implementovat prostředí pro demonstraci kryptografických algoritmů. Tento cíl byl beze zbytku dosažen, výsledná implementace splňuje požadavky na funkčnost předávání dat z OS i přes síť. Samotné kryptografické algoritmy nebyly implementovány, což je však v souladu s požadavkem vedoucího, prioritou byla implementace netriviální komunikační vrstvy. Práce je čtivá, psaná bez zbytečných odboček, postrádá výraznější gramatické či grafické chyby. Výsledky jsou využitelné v souvisejících výzkumných projektech. Student byl během zpracování velmi aktivní a zvládnul práci dokončit na velmi dobré úrovni i přes velmi vysokou obtížnost. Jako drobnější nedostatek vidím pouze velmi stručné otestování implementace (chybí např. fuzzy testování či testování s větší variabilitou datových vzorků) a chybějící zátěžové či výkonové testy. Navrhuji celkové hodnocení 89 b. / B.
Cílem diplomové práce bylo zprovoznění datového přenosu pro síťové karty s obvody FPGA, přičemž mělo být dosaženo komunikace jak mezi samotnými kartami, tak i mezi kartou a OS. Digitální design měl být zároveň vytvořen s ohledem na snadnou modifikovatelnost za účelem vložení libovolného kryptografického algoritmu. Student naprogramoval v jazyce C dvě počítačové aplikace pro zajištění příjmu a vysílání dat na straně OS a dále pomocí jazyka VHDL implementoval dvě komponenty pro navázání datové komunikace mezi síťovými kartami i mezi síťovou kartou a OS. Ve výsledku byl pomocí těchto komponent a počítačových aplikací zprovozněn celý komunikační řetězec, kdy na straně OS byla vyslána data do jedné ze síťových karet, která tato data následně přeposlala do druhé síťové karty, která data poslala zpět do OS. Zprovozněním této komunikace byly cíle diplomové práce splněné. Vzhledem k plánovanému budoucímu využití, kdy do digitálního designu budou vkládány další komponenty provadějící operace nad přenášenými daty, by však z mého pohledu bylo vhodnější obě digitální komponenty rozdělit na dvě dílčí, samostatně fungující části. Každá z těchto částí by mohla zajišťovat komunikaci pouze s jedním rozhraním aplikačního jádra (DMA/Ethernet) a mezi tyto části by se následně mohly vkládat další komponenty. V práci dále postrádám výsledky zevrubnějšího testování celého systému s větším množstvím dat o různé délce. Na druhou je potřeba podoknout, že student se věnoval ne zcela triviální problematice a během práce musel jistě řešit řadu časově náročných problémů, se kterými se však byl schopen vypořádat. V tomto ohledu kladně hodnotím například využití integrovaných logických analyzátorů v FPGA jakožto ladícího nástroje. Po formální stránce je práce na velmi dobré úrovni, dobře se čte a obsahuje pouze zanedbatelné množství gramatických chyb. Vzhledem k výše uvedenému navrhuji práci k obhajobě s celkovým hodnocením B (85 bodů).
eVSKP id 141396