Poloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGA

Simple item page
but.committeeprof. Ing. Jaroslav Boušek, CSc. (předseda) prof. Ing. Radimír Vrba, CSc. (místopředseda) prof. Ing. Vladislav Musil, CSc. (člen) doc. Ing. Alexandr Knápek, Ph.D. (člen) Ing. Alexandr Otáhal, Ph.D. (člen)cs
but.defenceStudent seznámil zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Prezentace probíhala velice plynule, věcně a reprezentativně. Dále student odpověděl na otázky komise: 1) jak byl metodicky řešen výpočet?cs
but.jazykangličtina (English)
but.programMikroelektronikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorŠťáva, Martinen
dc.contributor.authorHouška, Daviden
dc.contributor.refereeDvořák, Vojtěchen
dc.date.created2021cs
dc.description.abstractTato diplomová práce se zabývá návrhem sekvenčních digitálních obvodů s ohledem na optimalizaci zpoždění. V práci je popsána problematika dvou technik, které jsou běžně používané při optimalizaci – stručně je popsána technika tzv. synchronizace registrů (angl. retiming), větší pozornost je však věnována technice tzv. zřetězení (angl. pipelining). V rámci praktické části byla vypracována forma abstrakce sekvenčních digitálních obvodů pomocí acyklických orientovaných grafů. Obvod je tak přenesen do roviny, ve které je jednodušší jej transformovat. Zároveň je představen nástroj pro polo-automatickou optimalizaci digitálních obvodů vyvíjených v prostředí Xilinx ISE Design Suite využitím techniky zřetězení.en
dc.description.abstractThis master's thesis deals with sequential digital circuit design optimization concerning delay optimization. Two techniques commonly used for the optimization are described in the thesis – a brief description of the retiming technique and a more in-depth description of the pipelining technique. A form of abstraction of sequential digital circuits using Directed Acyclic Graphs (DAGs) was developed in the practical part of the thesis. This abstraction represents the circuit in a more manageable way for transformations. At the same time, a tool for semi-automatic digital circuit optimization using pipelining is introduced. This tool is compatible with Xilinx ISE Design Suite.cs
dc.description.markAcs
dc.identifier.citationHOUŠKA, D. Poloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.cs
dc.identifier.other134646cs
dc.identifier.urihttp://hdl.handle.net/11012/197123
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectBalancování registrůen
dc.subjectFPGAen
dc.subjectlatenceen
dc.subjectoptimalizace zpožděníen
dc.subjectsekvenční digitální obvodyen
dc.subjectXilinx ISEen
dc.subjectzřetězeníen
dc.subjectDelay optimizationcs
dc.subjectFPGAcs
dc.subjectlatencycs
dc.subjectpipeliningcs
dc.subjectregister balancingcs
dc.subjectsequential digital circuitscs
dc.subjectXilinx ISEcs
dc.titlePoloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGAen
dc.title.alternativeSemi-automated Design of High-performance Digital Circuits with Xilinx FPGAscs
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2021-06-10cs
dcterms.modified2021-06-11-09:08:33cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid134646en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 14:28:54en
sync.item.modts2025.01.17 14:26:30en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.76 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
1.45 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_134646.html
Size:
6.68 KB
Format:
Hypertext Markup Language
Description:
file review_134646.html
Download
Collections
2021