HOUŠKA, D. Poloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2021.
Student se zabýval teoreticko-praktickou prací na téma optimalizace časování číslicových obvodů se zaměřením především na vývoj s nástrojem Xilinx ISE/Vivado. S úkolem se student vypořádal úspěšně, a zadání tedy splnil výtečně. Studentův přístup k řešenému úkolu hodnotím velice kladně -- byl aktivní, na začátku práce student sám přišel s vlastními podněty a nápady, společně jsme se dohodli na postupu řešení, který se snažil po celou dobu dodržovat, a též jsme diskutovali celkové propojení návrhového systému, skriptů a optimalizačních algoritmů (procedur). Textovou část diplomové práce hodnotím jako velice zdařilou -- text působí čtivým a výtečným dojmem, teoretická část je přehledně zpracována a uvádí čtenáře do problematiky; poté na ni navazuje část praktická. Text je napsán odbornou angličtinou bez výrazných gramatických a slohových prohřešků. Z typografického hlediska jsou mými jedinými výtkami přítomnost jednohláskových slov na koncích řádků (např. str. 5) a bibliografické záznamy s nejednotným formátem jmen autorů. Z praktické části stojí za zmínku především vhodné optimalizační algoritmy a přípravné skripty pro jejich nasazení; na druhou stranu však postrádám výsledky optimalizace s nástrojem Xilinx Vivado, který časově-optimalizační algoritmus již využívá (narozdíl od Xilinx ISE). Fyzickou realizaci jsme společně probírali při několika online konzultacích a věřím, že ji student bude prezentovat též při obhajobě. Celkově práci studenta Davida Houšky hodnotím 94 body, známkou A a doporučuji k obhajobě.
Student David Houška vypracoval diplomovou práci na téma Poloautomatizovaný návrh vysoce výkonných číslicových obvodů s Xilinx FPGA. Ve své práci se věnuje problematice optimalizace digitálních obvodů za účelem dosažení vyšší pracovní frekvence. Teoretická část práce je poměrně obsáhlá a věnuje se především teorii analýzy digitálních obvodů a také metodám pro zvýšení pracovní frekvence, jako je zřetězení a balancování registrů. V této části student bohatě využívá dostupnou literaturu, čtenáře postupně uvádí do problematiky, představuje základní pojmy a, v případě zájmu o více podrobností, odkazuje na příslušnou literaturu. Praktická část práce vychází z poznatků získaných v teoretické části práce. Student zde představuje jím vytvořený nástroj pro analýzu kritické cesty obvodu. Praktickým výstupem práce je pak sada skriptů pro zpracování netlistu, vizualizaci kritické cesty a návrh pro optimální umistění registrů pro zřetězení. Funkčnost vytvořeného nástroje je demonstrována na jednoduchém VHDL kódu s výsledným zlepšením maximální pracovní frekvence. Na tomto místě však postrádám porovnání výsledků dosažených pomocí nového nástroje a výsledků získaných např. při umístění zřetězovacího registru na ne zcela optimální místo v kritické cestě a povolení balancování registrů nástrojem pro syntézu. Zároveň bych ocenil, pokud by bylo v práci více ukázek funkčnosti a příkladů použití nástroje včetně očekávaných výsledků z jednotlivých kroků. Takový návod pro použití by usnadnil seznámení se s nástrojem i dalším návrhářům obvodů, kteří by ho chtěli využít. Praktické vyzkoušení nástroje pak omezuje i fakt, že přiložený VHDL kód pro násobičku obsahuje syntaktické chyby a tudíž není syntetizovatelný. Po formální stránce je práce na velmi dobré úrovni. Práce je psána v anglickém jazyce, je čtivá a obsahuje jen minimum překlepů a gramatických chyb. Srozumitelnosti textu také napomáhá velké množství doplňujících obrázků. I přes drobné výhrady k prezentaci výsledků praktické části považuji práci za velmi kvalitní a navrhuji hodnocení A/95 bodů.
eVSKP id 134646