Komunikace uvnitř hardwarově akcelerovaného obvodu
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
D
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Programovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.
Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.
Field Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.
Description
Citation
ROSA, M. Komunikace uvnitř hardwarově akcelerovaného obvodu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. Radim Burget, Ph.D. (místopředseda)
Ing. Radek Fujdiak, Ph.D. (člen)
RNDr. Ing. Pavel Šeda, Ph.D. (člen)
doc. Ing. Lukáš Malina, Ph.D. (předseda)
Ing. Lukáš Benešl (člen)
Date of acceptance
2023-09-05
Defence
Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta.
Otázky:
Proč jste nevyužil OS Linux?
Design na FPGA využívá téměř všechny dostupné BRAM paměti. Z jakého důvodu jste pro procesor nezvolil externí DRAM paměť?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení