Komunikace uvnitř hardwarově akcelerovaného obvodu

Simple item page
but.committeedoc. Ing. Radim Burget, Ph.D. (místopředseda) Ing. Radek Fujdiak, Ph.D. (člen) RNDr. Ing. Pavel Šeda, Ph.D. (člen) doc. Ing. Lukáš Malina, Ph.D. (předseda) Ing. Lukáš Benešl (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta. Otázky: Proč jste nevyužil OS Linux? Design na FPGA využívá téměř všechny dostupné BRAM paměti. Z jakého důvodu jste pro procesor nezvolil externí DRAM paměť?cs
but.jazykčeština (Czech)
but.programInformační bezpečnostcs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorSmékal, Davidcs
dc.contributor.authorRosa, Michalcs
dc.contributor.refereeJedlička, Petrcs
dc.date.accessioned2023-09-06T06:53:25Z
dc.date.available2023-09-06T06:53:25Z
dc.date.created2023cs
dc.description.abstractProgramovateľné hradlové polia (FPGA) sú polovodičové zariadenia, ktoré sú založené na matici konfigurovateľných logických blokov (CLB) prepojených programovateľnými prepojeniami. FPGA sa dajú po výrobe preprogramovať na požadované aplikácie podľa funkčných požiadaviek. Táto vlastnosť odlišuje FPGA od aplikačne špecifických integrovaných obvodov (ASIC), ktoré sa vyrábajú na zákazku pre špecifické konštrukčné úlohy. Hoci sú k dispozícii jednorazovo programovateľné (OTP) FPGA, prevládajú typy založené na pamäti SRAM, ktoré možno preprogramovať podľa vývoja návrhu.cs
dc.description.abstractField Programmable Gate Arrays (FPGAs) are semiconductor devices that are based around a matrix of configurable logic blocks (CLBs) connected via programmable interconnects. FPGAs can be reprogrammed to desired application or functionality requirements after manufacturing. This feature distinguishes FPGAs from Application Specific Integrated Circuits (ASICs), which are custom manufactured for specific design tasks. Although one-time programmable (OTP) FPGAs are available, the dominant types are SRAM based which can be reprogrammed as the design evolves.en
dc.description.markDcs
dc.identifier.citationROSA, M. Komunikace uvnitř hardwarově akcelerovaného obvodu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.cs
dc.identifier.other153925cs
dc.identifier.urihttp://hdl.handle.net/11012/214035
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAcs
dc.subjectVHDLcs
dc.subjectNexys A7-100Tcs
dc.subjectKryptografiacs
dc.subjectAEScs
dc.subjectIP blokcs
dc.subjectXilinxcs
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectNexys A7-100Ten
dc.subjectCryptograhyen
dc.subjectAESen
dc.subjectIP blocken
dc.subjectXilinxen
dc.titleKomunikace uvnitř hardwarově akcelerovaného obvoducs
dc.title.alternativeCommunication in a hardware accelerated circuiten
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2023-09-05cs
dcterms.modified2023-09-05-12:56:29cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid153925en
sync.item.dbtypeZPen
sync.item.insts2023.09.06 08:53:25en
sync.item.modts2023.09.06 08:14:11en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
5.95 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
506 B
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_153925.html
Size:
5.36 KB
Format:
Hypertext Markup Language
Description:
review_153925.html
Download
Collections
2023