Čislicové zpracování signálu sekundárních přehledových radarů

Abstract

Táto práca sa zaoberá návrhom časti reťazca prijímača SSR na spracovanie signálu v programovateľnom hradlovom poli pomocou nástroja HLS. V práci sú teoreticky rozobrané viaceré typy radarov, činnosť SSR, výhody a priebeh HLS, tiež fungovanie HLS v rámci nástroja Vitis HLS v spojení s Vivado Design Suite a digitálne spracovávanie signálu SSR od prijatia signálu až po dekódovanie správy. Výsledkom práce je vytvorenie blokového návrhu spracovania signálu, implementácia jednotlivých komponent, odsimulovanie v softvéri Vitis HLS a implementácia do FPGA čipu prijímača SSR, modulu RM01, pre demonštráciu funkčnosti reťazca.

This thesis deals with the design of a part of the SSR receiver chain for signal processing in a programmable logic device using the HLS tool. The work theoretically analyzes various types of radars, the operation of SSR, the advantages and process of HLS, as well as the functioning of HLS within the Vitis HLS tool in conjunction with the Vivado Design Suite, and the digital processing of the SSR signal from recieving signal to message decoding. The outcome of the thesis is the creation of a block design for signal processing, implementation of its components, simulation in the Vitis HLS software, and its implementation into the FPGA chip of the SSR receiver, module RM01, for demonstrating the functionality of the chain.