Signálový a datový logger
but.committee | prof. Ing. Milan Sigmund, CSc. (předseda) doc. Ing. Jaroslav Láčík, Ph.D. (místopředseda) Ing. Michal Pokorný, Ph.D. (člen) Ing. Michal Kubíček, Ph.D. (člen) doc. Dr. Ing. Josef Punčochář (člen) prof. Ing. Jiří Sobota, Dr. (člen) | cs |
but.defence | Student prezentuje výsledky své diplomové práce a odpovídá na otázky oponenta a členů komise. | cs |
but.jazyk | slovenština (Slovak) | |
but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Kolouch, Jaromír | sk |
dc.contributor.author | Borsányi, Tamás | sk |
dc.contributor.referee | Vyskočil, Pavel | sk |
dc.date.created | 2014 | cs |
dc.description.abstract | Cieľom tohto projektu je navrhnúť signálový a dátový logger, ktorý dokáže zachytávať analógové aj digitálne signály, s veľmi dlhou dobou záznamu. Prístroj podporuje viackanálové komplexné spúšťacie podmienky, real-time osciloskop mód, ako je režim offline analýzy predošle navzorkovaných dát. Tento projekt obsahuje podrobnú analýzu problematiky, popis hardwarových a softwarových riešení a použitých metód. Na záver práca obsahuje skúšobne testy a merania. Toto zariadenie nájde svoje využitie hlavne pri hardwarovom ladení mikroprocesorových aplikácií. | sk |
dc.description.abstract | The goal of this project is to design a signal and data logger, which captures analog and digital signals with very long record time. The device supports multichannel complex triggering, a real-time oscilloscope-like mode and an offline mode for analyzing of previously sampled data. This project contains detailed analysis of the topic, description of hardware and software solutions and used methods. The thesis also contains verification tests and measurements. This device will be mainly used for hardware debugging of microprocessor based applications. | en |
dc.description.mark | A | cs |
dc.identifier.citation | BORSÁNYI, T. Signálový a datový logger [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2014. | cs |
dc.identifier.other | 73627 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/31640 | |
dc.language.iso | sk | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | ADC | sk |
dc.subject | trigger | sk |
dc.subject | spúšťacia podmienka | sk |
dc.subject | logger | sk |
dc.subject | VHDL | sk |
dc.subject | FPGA | sk |
dc.subject | RAM | sk |
dc.subject | analóg | sk |
dc.subject | digitál | sk |
dc.subject | USB. | sk |
dc.subject | ADC | en |
dc.subject | trigger | en |
dc.subject | logger | en |
dc.subject | VHDL | en |
dc.subject | FPGA | en |
dc.subject | RAM | en |
dc.subject | analog | en |
dc.subject | digital | en |
dc.subject | USB | en |
dc.title | Signálový a datový logger | sk |
dc.title.alternative | Signal and data logger | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2014-06-10 | cs |
dcterms.modified | 2014-06-13-12:06:21 | cs |
eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
sync.item.dbid | 73627 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.26 13:13:16 | en |
sync.item.modts | 2025.01.15 23:36:07 | en |
thesis.discipline | Elektronika a sdělovací technika | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektroniky | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 4.33 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_73627.html
- Size:
- 3.73 KB
- Format:
- Hypertext Markup Language
- Description:
- file review_73627.html