Zpětnovazební funkční verifikace hardware
| but.committee | doc. Ing. Zdeněk Kotásek, CSc. (předseda) prof. Ing. Miroslav Švéda, CSc. (místopředseda) doc. Ing. Michal Bidlo, Ph.D. (člen) doc. Ing. Jan Kořenek, Ph.D. (člen) prof. Ing. Hana Kubátová, CSc. (člen) doc. Mgr. Adam Rogalewicz, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Můžete alespoň orientačně uvést dobu potřebnou pro získaní výsledků některého z realizovaných experimentů? (a jak výkonné jste měl k dispozici výpočetní prostředí) Bylo by možné realizovat Vámi navrženou optimalizaci i pro značně komplexnější obvody, uvažoval jste např. nad nějakým zobecněním (jako příklad možno uvést klasifikační jádro obvodového filtru IP paketů)? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kořenek, Jan | cs |
| dc.contributor.author | Santa, Marek | cs |
| dc.contributor.referee | Kajan, Michal | cs |
| dc.date.created | 2011 | cs |
| dc.description.abstract | Vyhnout se chybám při vývoji číslicových systémů je téměř nemožné. Přitom brzké odhalení chyb pomáha šetřit čas i peníze. Tato práce se zabývá automatizací zpětné vazby ve funkčních verifikacích různých komponent na spracování dat. Automatická zpětná vazba má za úkol přinést nejen zkrácení času potřebného k ověření funkčnosti systému, ale zejména zlepšit prohledávání okrajových podmínek a zvýšit tak důvěru ve verifikovaný systém. V práci jsou diskutovány principy a postupy jak funkční tak i formální verifikace, metriky poskytující představu o tom, jaká část funkcionality byla pokryta, jsou popsány nedostatky zmíněných technik a identifikován prostor pro zlepšení současného stavu. Následně je představen návrh spětnovazebního verifikačního prostředí využívajícího genetický algoritmus. Na závěr práce jsou shrnuty dosažené výsledky verifikace. | cs |
| dc.description.abstract | In the development process of digital circuits, it is often not possible to avoid introducing errors into systems that are being developed. Early detection of such errors saves money and time. This project deals with automation of feedback in functional verification of various data processing components. The goal of automatic feedback is not only to shorten the time needed to verify the functionality of a system, but mainly to improve verification coverage of corner cases and thus increase the confidence in the verified system. General functional and formal verification principles and practices are discussed, coverage metrics are presented, limitations of both techniques are mentioned and room for improvement of current status is identified. Design of feedback verification environment using a genetic algorithm is described in detial. The verification results are summarized and evaluated. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | SANTA, M. Zpětnovazební funkční verifikace hardware [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2011. | cs |
| dc.identifier.other | 42838 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/54188 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | funkční verifikace | cs |
| dc.subject | formální verifikace | cs |
| dc.subject | metriky pokrytí | cs |
| dc.subject | SystemVerilog | cs |
| dc.subject | generování testů řízené pokrytím | cs |
| dc.subject | genetický algoritmus | cs |
| dc.subject | functional verification | en |
| dc.subject | formal verification | en |
| dc.subject | coverage metrics | en |
| dc.subject | SystemVerilog | en |
| dc.subject | coverage directed test generation | en |
| dc.subject | genetic algorithm | en |
| dc.title | Zpětnovazební funkční verifikace hardware | cs |
| dc.title.alternative | Feedback Hardware Functional Verification | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2011-06-17 | cs |
| dcterms.modified | 2020-05-09-23:43:01 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 42838 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:52:23 | en |
| sync.item.modts | 2025.01.15 19:26:07 | en |
| thesis.discipline | Počítačové a vestavěné systémy | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |