Modelování a simulace analogových obvodů v obvodech FPGA

Simple item page
but.committeedoc. Ing. Pavel Legát, CSc. (předseda) doc. Ing. Jiří Háze, Ph.D. (místopředseda) RNDr. Ladislav Mareček, CSc. (člen) doc. Ing. Radovan Novotný, Ph.D. (člen) Ing. Jiří Starý, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s cílem a řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále student zodpověděl doplňující otázky: 1) Hovořil jste o rovnicích, kterými je obvod aproximovaný. Jakým způsobem? 2) Má smysl uvádět hodnoty v tabulkách na tak velký počet desetinných míst (vzhledem k velikosti relativní chyby)? 3) Jaký je v práci skutečný podíl teorie a praktických výsledků?cs
but.jazykslovenština (Slovak)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorDvořák, Vojtěchsk
dc.contributor.authorKotulič, Dominiksk
dc.contributor.refereeFujcik, Lukášsk
dc.date.accessioned2019-05-17T14:24:51Z
dc.date.available2019-05-17T14:24:51Z
dc.date.created2015cs
dc.description.abstractBakalárska práca je zameraná na nájdenie vhodného algoritmu výpočtu exponenciálnej funkcie, ktorý je možné vhodne implementovať v obvodoch ASIC a FPGA. Prvá časť je zameraná na stručné objasnenie problematiky prechodných dejov v akumulačných obvodoch a ich modelovaní v programe PSpice. Druhá časť sa zaoberá nájdením spôsobu návrhu modelu exponenciálnej funkcie vhodného pre implementáciu do obvodov ASIC a FPGA. Následne sú v poslednej časti navrhnuté a testované dva algoritmy výpočtu modelu exponenciálnej funkcie, ktoré sú implementované pre čísla s plávajúcou rádovou čiarkou.sk
dc.description.abstractBachelor thesis is focused on seeking a suitable calculation algorithm of an exponential function which could be suitably implemented in ASIC and FPGA circuits. The first part of the thesis is aimed at brief clarifying of the issue of transients in accumulation circuits and their modelling in the program PSpice. The second part deals with seeking ways of model proposals of the exponential function appropriate for the implementation in ASIC and FPGA circuits. Subsequently, in the final part of the thesis we designed and tested two calculation algorithms of the model of the exponential function that are implemented for floating point numbers.en
dc.description.markBcs
dc.identifier.citationKOTULIČ, D. Modelování a simulace analogových obvodů v obvodech FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2015.cs
dc.identifier.other85926cs
dc.identifier.urihttp://hdl.handle.net/11012/41523
dc.language.isoskcs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectPrechodný dejsk
dc.subjectdiferenciálna rovnicask
dc.subjectexponenciálna funkciask
dc.subjectspätná eulerová metódask
dc.subjectdopredná eulerová metódask
dc.subjectbilineárna transformáciask
dc.subjectsystemcsk
dc.subjectFPGAsk
dc.subjectASICsk
dc.subjectaproximáciask
dc.subjectčísla s plávajúcou rádovou čiarkousk
dc.subjectTransient effecten
dc.subjectdifferetential equationen
dc.subjectexponential functionen
dc.subjectbackward euler methoden
dc.subjectforward euler methoden
dc.subjectbilinear transformen
dc.subjectsystemcen
dc.subjectFPGAen
dc.subjectASICen
dc.subjectaproximationen
dc.subjectfloating point numberen
dc.titleModelování a simulace analogových obvodů v obvodech FPGAsk
dc.title.alternativeModelling and simulation of analog circuits in FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2015-06-15cs
dcterms.modified2015-06-17-15:45:15cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid85926en
sync.item.dbtypeZPen
sync.item.insts2021.11.12 11:59:16en
sync.item.modts2021.11.12 11:42:46en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.63 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
1.7 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_85926.html
Size:
5.45 KB
Format:
Hypertext Markup Language
Description:
review_85926.html
Download
Collections
2015