Grafická zobrazovací jednotka

Simple item page
but.committeedoc. Ing. Jiří Háze, Ph.D. (předseda) doc. Ing. Juraj Marek, Ph.D. (místopředseda) doc. Mgr. Zdenka Fohlerová, Ph.D. (člen) Ing. Marek Bohrn, Ph.D. (člen) doc. Ing. Petr Vyroubal, Ph.D. (člen) Ing. Imrich Gablech, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své bakalářské práce. Zodpověděl otázky a připomínky oponenta. Dále odpověděl otázky komise: Jak jste objevil tento druh FPGA? Je toto FPGA dostupné na trhu? Návrh DPS jste dělal v jaké programu? Proč jste nevyužil pro citování skripta z odborného předmětu než různé zdroje z internetu?cs
but.jazykčeština (Czech)
but.programMikroelektronika a technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorDvorský, Adamcs
dc.contributor.authorSzkandera, Filipcs
dc.contributor.refereeDvořák, Vojtěchcs
dc.date.created2024cs
dc.description.abstractCílem bakalářské práce je prostudovat funkčnost a navrhnout vlastní jednoduchý grafický zobrazovač. V první části práce je popsána teorie o konektorech a grafických protokolech, které se v historii používaly. Na základě této teoretické analýzy je zvolen vhodný protokol pro stavbu grafického zobrazovače. Dále se teoretická část věnuje i obvodům FPGA. Praktická část se nejprve věnuje návrhu grafického zobrazovače bez obvodu FPGA, tedy pouze z jednoduchých logických součástek. Dále je pak stejný návrh přenesen do obvodu FPGA.cs
dc.description.abstractThe goal of this thesis is to learn about the function of a graphical unit and to design a simple version of it. The first chapter consists of a theory about a different connectors and protocols, that were typically used in graphical applications throughout history. Based on this theoretical analysis the best connector and a protocol for a graphical application is chosen. In the practical part of this thesis, the graphical unit is designed firstly using only logic integrated circuits and then using an FPGA.en
dc.description.markBcs
dc.identifier.citationSZKANDERA, F. Grafická zobrazovací jednotka [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2024.cs
dc.identifier.other160224cs
dc.identifier.urihttp://hdl.handle.net/11012/247432
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVGAcs
dc.subjectFPGAcs
dc.subjectgrafický zobrazovačcs
dc.subjectSystem Verilogcs
dc.subjectgrafické konektorycs
dc.subjectVGAen
dc.subjectFPGAen
dc.subjectgraphical uniten
dc.subjectSystem Verilogen
dc.subjectgraphical connectorsen
dc.titleGrafická zobrazovací jednotkacs
dc.title.alternativeGraphics display uniten
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2024-06-12cs
dcterms.modified2024-06-13-08:56:40cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid160224en
sync.item.dbtypeZPen
sync.item.insts2025.03.17 17:22:47en
sync.item.modts2025.01.17 10:31:41en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
31.49 MB
Format:
Adobe Portable Document Format
Description:
file final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
2.88 MB
Format:
Unknown data format
Description:
file appendix-1.zip
Download
Thumbnail Image
Name:
review_160224.html
Size:
6.18 KB
Format:
Hypertext Markup Language
Description:
file review_160224.html
Download
Collections
2024