Testovací modul pro vybranou část standardu IEEE 802.1Q

but.committeedoc. Ing. František Urban, CSc. (předseda) RNDr. Ladislav Mareček, CSc. (místopředseda) doc. Ing. Pavel Šteffan, Ph.D. (člen) Ing. Michal Řezníček, Ph.D. (člen) doc. Ing. Alexandr Knápek, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky dle komise. Student prezentoval svou diplomovou práci v anglickém jazyce. Všechny doplňující otázky byly zodpověděny na vysoké urovni odbornosti.cs
but.jazykangličtina (English)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášen
dc.contributor.authorAvramović, Nikolaen
dc.contributor.refereeDvořák, Vojtěchen
dc.date.created2019cs
dc.description.abstractTato práce se zabývá analyzováním IEEE 802.1Q standardu TSN skupiny a návrhem testovacího modulu. Testovací modul je napsán v jazyku VHDL a je možné jej implementovat do Intel Stratix® V GX FPGA (5SGXEA7N2F45C2) vývojové desky. Standard IEEE 802.1Q (TSN) definuje deterministickou komunikace přes Ethernet sít, v reálném čase, požíváním globálního času a správným rozvrhem vysíláním a příjmem zpráv. Hlavní funkce tohoto standardu jsou: časová synchronizace, plánování provozu a konfigurace sítě. Každá z těchto funkcí je definovaná pomocí více různých podskupin tohoto standardu. Podle definice IEEE 802.1Q standardu je možno tyto podskupiny vzájemně libovolně kombinovat. Některé podskupiny standardu nemohou fungovat nezávisle, musí využívat funkce jiných podskupin standardu. Realizace funkce podskupin standardu je možná softwarově, hardwarově, nebo jejich kombinací. Na základě výše uvedených fakt, implementace podskupin standardu, které jsou softwarově související, byly vyloučené. Taky byly vyloučené podskupiny standardů, které jsou závislé na jiných podskupinách. IEEE 802.1Qbu byl vybrán jako vhodná část pro realizaci hardwarového testu. Různé způsoby testování byly vysvětleny jako DFT, BIST, ATPG a další jiné techniky. Pro hardwarové testování byla vybrána „Protocol Aware (PA)“technika, protože tato technika zrychluje testování, dovoluje opakovanou použitelnost a taky zkracuje dobu uvedení na trh. Testovací modul se skládá ze dvou objektů (generátor a monitor), které mají implementovanou IEEE 802.1Qbu podskupinu standardu. Funkce generátoru je vygenerovat náhodné nebo nenáhodné impulzy a potom je poslat do testovaného zařízeni ve správném definovaném protokolu. Funkce monitoru je přijat ethernet rámce a ověřit jejich správnost. Objekty jsou navrhnuty stejným způsobem na „TOP“úrovni a skládají se ze čtyř modulů: Avalon MM rozhraní, dvou šablon a jednoho portu. Avalon MM rozhraní bylo vytvořeno pro komunikaci softwaru s hardwarem. Tento modul přijme pakety ze softwaru a potom je dekóduje podle definovaného protokolu a „pod-protokolu “. „Pod-protokol“se skládá z příkazu a hodnoty daného příkazu. Podle dekódovaného příkazu a hodnot daných příkazem je kontrolovaný celý objekt. Šablona se používá na generování nebo ověřování náhodných nebo nenáhodných dat. Dvě šablony byly implementovány pro expresní ověřování nebo preempční transakce, definované IEEE 802.1Qbu. Porty byly vytvořené pro komunikaci mezi testovaným zařízením a šablonou podle daného standardu. Port „generátor“má za úkol vybrat a vyslat rámce podle priority a času vysílaní. Port „monitor“přijme rámce do „content-addressable memory”, která ověřuje priority rámce a podle toho je posílá do správné šablony. Výsledky prokázaly, že tato testovací technika dosahuje vysoké rychlosti a rychlé implementace.en
dc.description.abstractThis master paper is dealing with the analysis of IEEE 802.1Q group of TSN standards and with the design of HW tester. Standard IEEE 802.1Qbu has appeared to be an optimal solution for this paper. Detail explanation of this sub-standard are included in this paper. As HW test the implementation, a protocol aware technique was chosen in order to accelerate testing. Paper further describes architecture of this tester, with detail explanation of the modules. Essential issue of protocol aware controlling objects by SW, have been resolved and described. Result proof that this technique has reached higher speed of testing, reusability, and fast implementation.cs
dc.description.markBcs
dc.identifier.citationAVRAMOVIĆ, N. Testovací modul pro vybranou část standardu IEEE 802.1Q [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.cs
dc.identifier.other119000cs
dc.identifier.urihttp://hdl.handle.net/11012/178269
dc.language.isoencs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectEtherneten
dc.subjectIEEEen
dc.subjectTSNen
dc.subjectOSIen
dc.subjectFMSen
dc.subjectGenerátoren
dc.subjectMonitoren
dc.subjectDUTen
dc.subjectATEen
dc.subjectPHYen
dc.subjectMACen
dc.subjectFPGAen
dc.subjectDFTen
dc.subjectBISTen
dc.subjectATPGen
dc.subjecttestovaníen
dc.subjectPA ATEen
dc.subjectreální-časen
dc.subjectšablonaen
dc.subjectporten
dc.subjectEthernetcs
dc.subjectTSNcs
dc.subjectIEEEcs
dc.subjectOSIcs
dc.subjectGeneratorcs
dc.subjectMonitorcs
dc.subjectDUTcs
dc.subjectATEcs
dc.subjectPHYcs
dc.subjectMACcs
dc.subjectFPGAcs
dc.subjectDFTcs
dc.subjectBISTcs
dc.subjectATPGcs
dc.subjecttestingcs
dc.subjectPA ATEcs
dc.subjectreal-timecs
dc.subjectpatterncs
dc.subjectportcs
dc.subjectschedulingcs
dc.subjecttrafficcs
dc.titleTestovací modul pro vybranou část standardu IEEE 802.1Qen
dc.title.alternativeTester for chosen sub-standard of the IEEE 802.1Qcs
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2019-06-04cs
dcterms.modified2019-06-06-07:41:01cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid119000en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:38:24en
sync.item.modts2025.01.17 11:44:19en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.64 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
appendix-1.zip
Size:
39.42 MB
Format:
zip
Description:
appendix-1.zip
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-scan20190524154818629grillinger.pdf
Size:
761.24 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-scan20190524154818629grillinger.pdf
Loading...
Thumbnail Image
Name:
review_119000.html
Size:
3.58 KB
Format:
Hypertext Markup Language
Description:
file review_119000.html
Collections