but.committee	doc. Ing. Lukáš Fujcik, Ph.D. (předseda) Ing. Michal Pavlík, Ph.D. (místopředseda) prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen) Ing. Marián Pristach, Ph.D. (člen) Ing. Radim Hrdý, Ph.D. (člen) doc. Ing. Vítězslav Novák, Ph.D. (člen)	cs
but.defence	Student seznámil státní zkušební komisi s řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: V práci uvádíte, že výsledný pracovní kmitočet má být 400 MHz, avšak v testování je nastaveno 100 MHz (10 ns). K jakému účelu je možné využít Váš návrh? Použil jste C++ nebo system C? Víte jaký je mezi nimi rozdíl?	cs
but.jazyk	čeština (Czech)
but.program	Mikroelektronika a technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Fujcik, Lukáš	cs
dc.contributor.author	Panák, Petr	cs
dc.contributor.referee	Šťáva, Martin	cs
dc.date.accessioned	2020-06-25T06:56:42Z
dc.date.available	2020-06-25T06:56:42Z
dc.date.created	2020	cs
dc.description.abstract	Vysokoúrovňová syntéza se stala přívětivou metodou pro návrh digitálních obvodů. Její výhodou, oproti návrhu na behaviorální úrovni, je vyšší míra abstrakce a rychlejší verifikace. To zaručuje rychlejší návrh, jenž snižuje náklady na vývoj. Tato bakalářská práce se zabývá návrhem akcí, externích bloků a přístupu rozhraní MI32. Jednotlivé komponenty návrhu jsou popsány pomocí programovacího jazyka C/C++ a syntetizován kompilátorem Intel HLS.	cs
dc.description.abstract	High-level synthesis is a compelling method of designing a digital circuit. High abstraction and faster verification are advantages which aren't pressent in Register Transfer Level designing. That guarantees faster designing with lower development costs. This bachelor thesis deals with a digital design of actions, extern blocks and MI32 interface access. Each component design is described using C/C++ programming language and synthesised with Intel HLS compiler.	en
dc.description.mark	A	cs
dc.identifier.citation	PANÁK, P. Vysokoúrovňová syntéza číslicových obvodů v oblasti síťových aplikací popsaných v jazyce P4 [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.	cs
dc.identifier.other	126985	cs
dc.identifier.uri	http://hdl.handle.net/11012/190506
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Vysokoúrovňová syntéza	cs
dc.subject	FPGA	cs
dc.subject	P4	cs
dc.subject	Akce	cs
dc.subject	Externí bloky	cs
dc.subject	MI32	cs
dc.subject	Intel HLS	cs
dc.subject	High-level Synthesis	en
dc.subject	FPGA	en
dc.subject	P4	en
dc.subject	Actions	en
dc.subject	Extern blocks	en
dc.subject	MI32	en
dc.subject	Intel HLS	en
dc.title	Vysokoúrovňová syntéza číslicových obvodů v oblasti síťových aplikací popsaných v jazyce P4	cs
dc.title.alternative	High level synthesis in network applications described using P4 language	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2020-06-24	cs
dcterms.modified	2020-06-25-13:55:21	cs
eprints.affiliatedInstitution.faculty	Fakulta elektrotechniky a komunikačních technologií	cs
sync.item.dbid	126985	en
sync.item.dbtype	ZP	en
sync.item.insts	2021.11.22 22:58:41	en
sync.item.modts	2021.11.22 21:52:51	en
thesis.discipline	bez specializace	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Vysokoúrovňová syntéza číslicových obvodů v oblasti síťových aplikací popsaných v jazyce P4

Files

Original bundle

Collections