Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet
| but.committee | prof. Ing. Jiří Kazelle, CSc. (předseda) prof. Ing. Vojtěch Koráb, Dr., MBA (místopředseda) doc. Ing. Tomáš Kazda, Ph.D. (člen) Ing. Zdenka Rozsívalová (člen) Ing. Kristýna Jandová, Ph.D. (člen) | cs |
| but.defence | Student seznámil státní zkušební komisi s cíli a řešením závěrečné vysokoškolské práce a zodpověděl otázky a připomínky oponenta. Otázky k obhajobě: - Jedná se o ‚,nóvum‘‘ v této oblasti? | cs |
| but.jazyk | angličtina (English) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Vyroubal, Petr | en |
| dc.contributor.author | Zahálka, Patrik | en |
| dc.contributor.referee | Kekely, Lukáš | en |
| dc.date.created | 2020 | cs |
| dc.description.abstract | Tato diplomová práce se věnuje problematice VLSI návrhu a implementaci vrstvy RS-FEC pro 400 Gb/s Ethernet do FPGA Intel® Stratix® 10 DX 2100. V práci je charakterizován současný stav rychlostí Ethernetu, význam a kontext samoopravných kódů v rámci protokolu Ethernet. Dále je popsána výroba PLD čipů i matematická podstata RS sa moopravných kódů. V části praktické je představen návrh řešení systému RS-FEC, který byl realizován genericky pomocí jazyka VHDL. Zároveň byly jeho komponenty implementovány a v závěrečné diskusi je popsáno jeho řešení, dosažené výsledky včetně jeho budoucího rozšíření. | en |
| dc.description.abstract | This Master’s thesis deals with RS-FEC layer implementation using VLSI hardware description for 400 GE (Gigabit Ethernet) in the FPGA Intel® Stratix® 10 DX 2100. In the theoretical part of this work, current state of Ethernet speeds and context of RS-FEC layer within Ethernet protocol is described including PLD fabrication process and mathematical aspects of RS-FEC self-correction algorithm. In the practical part, parametrizable RS-FEC system is described including evaluation of the first results achieved and future scope of this project is discussed. | cs |
| dc.description.mark | A | cs |
| dc.identifier.citation | ZAHÁLKA, P. Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020. | cs |
| dc.identifier.other | 127584 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/189374 | |
| dc.language.iso | en | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | Reed-Solomonovy samoopravné kódy | en |
| dc.subject | 400 Gb/s Ethernet | en |
| dc.subject | FPGA | en |
| dc.subject | Reed-Solomon Error Correction Codes | cs |
| dc.subject | Forward Error Correction | cs |
| dc.subject | 400 Gbps Ethernet | cs |
| dc.subject | FPGA | cs |
| dc.title | Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet | en |
| dc.title.alternative | RS-FEC layer implementation for 400Gb/s ethernet | cs |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2020-06-17 | cs |
| dcterms.modified | 2020-06-18-09:51:54 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 127584 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 14:25:20 | en |
| sync.item.modts | 2025.01.15 17:37:07 | en |
| thesis.discipline | Elektrotechnická výroba a materiálové inženýrství | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav elektrotechnologie | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |