Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet
Loading...
Date
Authors
Zahálka, Patrik
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato diplomová práce se věnuje problematice VLSI návrhu a implementaci vrstvy RS-FEC pro 400 Gb/s Ethernet do FPGA Intel® Stratix® 10 DX 2100. V práci je charakterizován současný stav rychlostí Ethernetu, význam a kontext samoopravných kódů v rámci protokolu Ethernet. Dále je popsána výroba PLD čipů i matematická podstata RS sa moopravných kódů. V části praktické je představen návrh řešení systému RS-FEC, který byl realizován genericky pomocí jazyka VHDL. Zároveň byly jeho komponenty implementovány a v závěrečné diskusi je popsáno jeho řešení, dosažené výsledky včetně jeho budoucího rozšíření.
This Master’s thesis deals with RS-FEC layer implementation using VLSI hardware description for 400 GE (Gigabit Ethernet) in the FPGA Intel® Stratix® 10 DX 2100. In the theoretical part of this work, current state of Ethernet speeds and context of RS-FEC layer within Ethernet protocol is described including PLD fabrication process and mathematical aspects of RS-FEC self-correction algorithm. In the practical part, parametrizable RS-FEC system is described including evaluation of the first results achieved and future scope of this project is discussed.
This Master’s thesis deals with RS-FEC layer implementation using VLSI hardware description for 400 GE (Gigabit Ethernet) in the FPGA Intel® Stratix® 10 DX 2100. In the theoretical part of this work, current state of Ethernet speeds and context of RS-FEC layer within Ethernet protocol is described including PLD fabrication process and mathematical aspects of RS-FEC self-correction algorithm. In the practical part, parametrizable RS-FEC system is described including evaluation of the first results achieved and future scope of this project is discussed.
Description
Citation
ZAHÁLKA, P. Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Document type
Document version
Date of access to the full text
Language of document
en
Study field
Elektrotechnická výroba a materiálové inženýrství
Comittee
prof. Ing. Jiří Kazelle, CSc. (předseda)
prof. Ing. Vojtěch Koráb, Dr., MBA (místopředseda)
doc. Ing. Tomáš Kazda, Ph.D. (člen)
Ing. Zdenka Rozsívalová (člen)
Ing. Kristýna Jandová, Ph.D. (člen)
Date of acceptance
2020-06-17
Defence
Student seznámil státní zkušební komisi s cíli a řešením závěrečné vysokoškolské práce a zodpověděl otázky a připomínky oponenta.
Otázky k obhajobě:
- Jedná se o ‚,nóvum‘‘ v této oblasti?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení