ZAHÁLKA, P. Implementace vrstvy RS-FEC pro 400 Gb/s Ethernet [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2020.
Diplomová práce pana Zahálky se věnuje implementaci vrstvy RS-FEC (Reed Solomon Forward Error Correction) pro 400 Gb/s ethernet. Jeho úkolem bylo nastudovat, popsat a seznámit se s Reed-Solomon opravným kódováním, FPGA čipem Intel Stratix 10 DX a implementovat do něj architekturu vrstvy RS-FEC pro 400 Gb/s ethernet. Předkládaná diplomová práce řeší samo-opravné kódování poškozených dat (například rušením), která mohou vzniknout při přenosu z vysílače do přijímače po 400 Gb/s ethernetu. Při použití takto vysoké přenosové rychlosti se nedají použít standardní metody odstranění rušení (například kroucené „dvojlinky“ aj.) a je nutno přistoupit k implementaci samo-opravných algoritmů. Zadání této práce vzešlo od instituce Cesnet, se kterou diplomant spolupracuje. Pan Zahálka na tématu pracoval velmi intenzivně a ke zpracování přistoupil velice svědomitě. Jednotlivé problémy detailně a precizně analyzoval. Z počátku diplomanta brzdila malá znalost jazyka VHDL, kdy strávil hodně času na řešení triviálních problémů spočívajících v syntaxi nebo hledáním vhodné konstrukce, později toto vše překonal a pracoval vyloženě samostatně. Praktická část pak obsahuje návrh řešení systému pro 400 Gb/s ethernet a dále podrobný rozbor navržených komponent, dosažené výsledky úspěšné implementace a diskuzi výsledků Přínos práce vidím v implementaci Reed-Solomon samo-opravných kódů do FPGA čipu a jeho otestování a odladění. Práce je zpracována velice kvalitně jak po obsahové, tak vizuální stránce. Pan Zahálka využíval konzultací v plné míře, danou problematiku řešil logicky, i když se v průběhu potýkal s problémy, jako studium VHDL jazyka a matematického aparátu, který byl pro danou problematiku nezbytný. Vzhledem k výše uvedenému konstatuji, že zadání bylo splněno ve všech bodech a navrhuji hodnotit práci stupněm: A 95 b.
Text diplomové práce je rozdělen do dvou hlavních částí - teoretické a praktické. Teoretická se zabývá obecným popisem Ethernetu a moderními trendy v jeho vývoji, které vyúsťují v nutnost nasazení RS-FEC samo-opravného kódování. Jeho teorie je dále podrobně rozebírána. Další kapitoly práce také popisují moderní FPGA obvody a technologii jejich výroby. V praktické části se práce zabývá návrhem jednotlivých komponent RS-FEC implementace - enkodéru a zejména dekodéru, jakožto nejsložitější části. Pozornost je věnována i návrhu jejich hlavních funkčních pod-komponent - GF násobiček, výpočtu syndromů, Euklidova procesoru, Chienova vyhledávání, Forneyho algoritmu a dalších. Práce dále popisuje výsledky implementace pro moderní FPGA čipy řady Intel Stratix 10, kde se z důvodu komplexnosti výsledné logiky objevují problematická místa: dlouhý čas běhu překladových nástrojů, v cílovém FPGA je příliš mnoho spotřebovaných zdrojů a požadavky na pracovní frekvenci výsledného systému jsou obtížně splnitelné. Nicméně implementace je funkční, což bylo ověřeno rozsáhlou simulací obvodu. Z přiložených zdrojových kódů jde odvodit, že student se problému věnoval svědomitě a že do problému pronikl velmi hluboko. Za pochvalu stojí nad rámec zadání provedená parametrická implementace, které umožňuje snadno měnit typ RS-FEC dekodéru, jeho datovou šířku a další významné parametry. Z přiložených výstupů simulace také vyplývá dobře provedené otestování funkcionality. Vytknout by se však dalo ne příliš přehledné provedení - málo komentářů, nepřehledná a hlavně nepopsaná adresářová struktura, chybějící skripty pro spuštění simulace. Zřejmě omylem také nebyly dodané některé soubory - například v adresáři s cílovým RS-FEC(544, 514) chybí implementace entity RS_FEC_TOP. Po formální stránce je práce na velice kvalitní úrovni. Svým rozsahem přesahuje standard pro diplomovou práci, což je však důsledkem obtížného zadání a jeho podrobného a kvalitního zpracování studentem – všechny informace v práci jsou relevantní. Za pochvalu také stojí, že s výjimkou rozšířeného abstraktu v češtině je celý text psán čtivou kvalitní angličtinou. Práce je logicky uspořádána a typograficky v pořádku. Vytknul bych jedině nižší kvalitu některých použitých obrázků v rastrovém formátu (viditelná pixelace), přetékající jednotlivá slova na nové řádky v nadpisech nebo na koncích odstavců a členění textu až na 4. úroveň nadpisů. Dobře je pracováno i s literaturou, student používá samostatně nalezené relevantní zdroje v dostatečném množství, citováno je až 31 publikací. Student velmi dobře zvládnul obtížnou a komplexní problematiku zadání - od specifik FPGA čipů, přes rozsáhlou matematiku Galoisových polí až po návrh a implementaci VLSI systému. Drobné výhrady mám k vlastní VHDL implementaci, která mohla být provedena čistěji a kterou bude nutné pro prakticky použitelné nasazení dále optimalizovat. Kvůli celkové složitosti řešené úlohy však i tak konstatuji, že cíl práce byl studentem splněn. Práci doporučuji k obhajobě a navrhuji hodnocení stupněm B (87/100)
eVSKP id 127584