Akcelerace evolučního návrhu obvodů na úrovni tranzistorů na platformě Zynq

Loading...
Thumbnail Image
Date
ORCID
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta informačních technologií
Abstract
Cílem této práce je návrh a realizace hardwarové jednotky umožňující automatickou syntézu integrovaných obvodů na úrovni tranzistorů. Práce je rozdělena na dvě části. První, teoretická část, se věnuje metodám návrhu obvodů s MOSFET tranzistory a problematice evolučních algoritmů. Dále rozebírá aktuální výsledky výzkumu v této oblasti a navazuje popisem nového přístupu evolučního návrhu a optimalizace číslicových obvodů na úrovni tranzistorů. Následující část se zabývá popisem hardwarové jednotky, která tuto novou metodu akceleruje na obvodu Zynq integrující procesor ARM a programovatelnou logiku. Funkčnost metody je prezentována na optimalizaci vícevstupých obvodů. Hardwarová jednotka byla využita v evolučním návrhu dvou a třívstupých hradel.
The goal of this project is to design a hardware unit that is designed to accelerate evolutionary design of digital circuits on transistor level. The project is divided to two parts. The first one describes design methods of the MOSFET circuits and issues of evolutionary algorithms. It also analyses current results in this domain and provides a new method for the design and optimization. The second part describes proposed unit that accelerates the new method on the circuit Zynq which integrates ARM processor and programmable logic. The new method functionality has been empirically analysed in the task of optimization of few circuits with more inputs. The hardware unit has been tested for designing of gates on transistor level.
Description
Citation
MRÁZEK, V. Akcelerace evolučního návrhu obvodů na úrovni tranzistorů na platformě Zynq [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2014.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
Počítačové a vestavěné systémy
Comittee
doc. Ing. Zdeněk Kotásek, CSc. (předseda) prof. RNDr. Milan Češka, CSc. (místopředseda) Ing. Michal Bidlo, Ph.D. (člen) doc. Ing. Jiří Jaroš, Ph.D. (člen) doc. Ing. Stanislav Racek, CSc. (člen) prof. Ing. Miroslav Švéda, CSc. (člen)
Date of acceptance
2014-06-26
Defence
Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Jakým způsobem je specifikováno chování obvodů, jejichž realizaci má vytvořit CGP? Vysvětlete význam osy y označené Úspěch. Kdy je jeden běh CGP považován za úspěšný? Uvádíte, že funkce evolučně navržených obvodů byla ověřena v simulátoru ngspice. Ověřoval jste tyto obvody i pro jiné frekvence a pořadí vstupních vektorů, než bylo definováno ve fitness funkci? Považujete získané výsledky za využitelné i v praxi, tj. i jinak než pro vědecké účely?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení
DOI
Collections
Citace PRO