Generování náhodných čísel na platformě FPGA

Abstract

Bakalářská práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA obvodu. Snaží se přiblížit základní architekturu a možnou konfiguraci FPGA. V teoretické části jsou dále popsány principy generátorů náhodných čísel a poté statistické testy, skrze které tyto generátory hodnotíme. V následující části jsou shrnuty a analyzovány dosavadní generátory určené pro platformy FPGA. Dále probíhá bližší měření volně dostupných TRNG. V konečné části je popis implementace vlastního generátoru náhodných čísel. Ověřovaní náhodnosti probíhá skrze sadu testů NIST STS.The bachelor's thesis deals with the implementation of a hardware random number generator on FPGA platform. It tries to explain the basic architecture and possible FPGA configuration. In the theoretical part, the principles of random number generators are further described and then the statistical tests through which we evaluate these generators. In the following section, the existing generators designed for FPGA platforms are summarized and analyzed. A closer measurement of freely available TRNG is also underway. In the final part, there is a description of the implementation of the own random number generator. Randomness verification takes place through the NIST statistical test suite.