Generování náhodných čísel na platformě FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Bakalářská práce se zabývá implementací hardwarového generátoru náhodných čísel na FPGA obvodu. Snaží se přiblížit základní architekturu a možnou konfiguraci FPGA. V teoretické části jsou dále popsány principy generátorů náhodných čísel a poté statistické testy, skrze které tyto generátory hodnotíme. V následující části jsou shrnuty a analyzovány dosavadní generátory určené pro platformy FPGA. Dále probíhá bližší měření volně dostupných TRNG. V konečné části je popis implementace vlastního generátoru náhodných čísel. Ověřovaní náhodnosti probíhá skrze sadu testů NIST STS.
The bachelor's thesis deals with the implementation of a hardware random number generator on FPGA platform. It tries to explain the basic architecture and possible FPGA configuration. In the theoretical part, the principles of random number generators are further described and then the statistical tests through which we evaluate these generators. In the following section, the existing generators designed for FPGA platforms are summarized and analyzed. A closer measurement of freely available TRNG is also underway. In the final part, there is a description of the implementation of the own random number generator. Randomness verification takes place through the NIST statistical test suite.
The bachelor's thesis deals with the implementation of a hardware random number generator on FPGA platform. It tries to explain the basic architecture and possible FPGA configuration. In the theoretical part, the principles of random number generators are further described and then the statistical tests through which we evaluate these generators. In the following section, the existing generators designed for FPGA platforms are summarized and analyzed. A closer measurement of freely available TRNG is also underway. In the final part, there is a description of the implementation of the own random number generator. Randomness verification takes place through the NIST statistical test suite.
Description
Citation
PÍSEK, M. Generování náhodných čísel na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. Petr Mlýnek, Ph.D. (předseda)
doc. Ing. Zdeněk Martinásek, Ph.D. (místopředseda)
Mgr. Ondřej Woznica (člen)
Ing. Pavel Vajsar, Ph.D. (člen)
Bc. Jakub Duchoň, MSc (člen)
Ing. Lukáš Benešl (člen)
Date of acceptance
2023-06-13
Defence
Student prezentoval výsledky své práce a komise byla seznámena s posudky. Student obhájil bakalářskou práci a odpověděl na otázky členů komise a oponenta.
Otázky:
Implementace generuje nepřetržitě náhodná data s rychlostí 6848 Mb/s, ale rozhraní UART dosahuje rychlosti pouze 92160 bytů za sekundu. Většina vzorků proto musí být v reálném čase zahazována. Může to mít vliv na míru náhodnosti testovaných sekvencí?
Z jakého důvodu je optimální taktovací frekvence pro generování náhodných čísel 214,3 MHz?
Zmiňujete, že průměrná teplota FPGA byla 44°C. Jakým způsobem jste teplotu měřil?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení