Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA

Simple item page
but.committeedoc. Ing. Jiří Háze, Ph.D. (předseda) doc. Ing. František Urban, CSc. (místopředseda) prof. Ing. Miroslav Husák, CSc. (člen) Ing. Vladimír Levek, Ph.D. (člen) Ing. Michal Kubíček, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce. Zodpověděl otázky a připomínky oponenta. Dále odpověděl otázky komise: Zamýšlel jste se nad problematikou materiálu DPS? Jaké požadavky byly na lenght matching?cs
but.jazykčeština (Czech)
but.programMikroelektronikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorŠťáva, Martincs
dc.contributor.authorZach, Petrcs
dc.contributor.refereeLevek, Vladimírcs
dc.date.accessioned2023-06-07T08:58:47Z
dc.date.available2023-06-07T08:58:47Z
dc.date.created2023cs
dc.description.abstractTato diplomová práce se zabývá návrhem a vývojem desky plošných spojů s více FPGA obvody propojených vysokorychlostní sběrnicí. Cílem práce je navrhnout a vyvinout zařízení, které bude schopno urychlit výpočty softwarově-náročných algoritmů v různých oblastech, jako je například zpracování obrazu, strojové učení, kryptografie a další algoritmy z oblasti digitálního zpracování signálů. První kapitola představuje oblast hardwarové akcelerace, zaměřuje se na vlastnosti čipů používaných v této oblasti a porovnává je. Druhá kapitola zkoumá možnosti hardwarových akcelerátorů na trhu. Třetí kapitola popisuje samotný návrh proprietárního hardwarového akcelerátoru. Nejprve je představen koncepční návrh, který vysvětluje strukturu výsledného zařízení. Následně je podrobně popsán návrh prototypu tohoto zařízení a jeho implementace na DPS.cs
dc.description.abstractThis master's thesis focuses on the design and development of a printed circuit board with multiple FPGA connected by a high-speed bus. The goal of the project is to design and develop a board that will be able to accelerate calculations of demanding algorithms in various applications such as image processing, machine learning, cryptography, and other algorithms from the field of digital signal processing. The first chapter introduces the field of hardware acceleration, focusing on the characteristics of chips used in this field and comparing them. The second chapter examines the possibilities of hardware accelerators on the market. The third chapter describes the conceptual design of a custom hardware accelerator. First, the conceptual design is introduced, explaining the structure of the device. Subsequently, the design of the prototype of this device and its implementation on a PCB are described in detail.en
dc.description.markAcs
dc.identifier.citationZACH, P. Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.cs
dc.identifier.other152486cs
dc.identifier.urihttp://hdl.handle.net/11012/210031
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectHardwarová akceleracecs
dc.subjectXilinxcs
dc.subjectFPGAcs
dc.subjectnávrh hardwarového akcelerátorucs
dc.subjectdigitální zpracování signálucs
dc.subjectvysokorychlostní rozhranícs
dc.subjectnávrh DPScs
dc.subjectHardware accelerationen
dc.subjectXilinxen
dc.subjectFPGAen
dc.subjectdesign of hardware acceleratoren
dc.subjectdigital signal processingen
dc.subjecthigh-speed interfaceen
dc.subjectPCB designen
dc.titleNávrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGAcs
dc.title.alternativeDesign and Development of a Hardware Accelerator of Demanding Computations with Multiple FPGAsen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2023-06-06cs
dcterms.modified2023-06-06-15:50:24cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid152486en
sync.item.dbtypeZPen
sync.item.insts2023.06.07 10:58:47en
sync.item.modts2023.06.07 08:12:47en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
9.3 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
11.45 MB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_152486.html
Size:
7.24 KB
Format:
Hypertext Markup Language
Description:
review_152486.html
Download
Collections
2023