Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA
Loading...
Date
Authors
ORCID
Advisor
Referee
Mark
A
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
Abstract
Tato diplomová práce se zabývá návrhem a vývojem desky plošných spojů s více FPGA obvody propojených vysokorychlostní sběrnicí. Cílem práce je navrhnout a vyvinout zařízení, které bude schopno urychlit výpočty softwarově-náročných algoritmů v různých oblastech, jako je například zpracování obrazu, strojové učení, kryptografie a další algoritmy z oblasti digitálního zpracování signálů. První kapitola představuje oblast hardwarové akcelerace, zaměřuje se na vlastnosti čipů používaných v této oblasti a porovnává je. Druhá kapitola zkoumá možnosti hardwarových akcelerátorů na trhu. Třetí kapitola popisuje samotný návrh proprietárního hardwarového akcelerátoru. Nejprve je představen koncepční návrh, který vysvětluje strukturu výsledného zařízení. Následně je podrobně popsán návrh prototypu tohoto zařízení a jeho implementace na DPS.
This master's thesis focuses on the design and development of a printed circuit board with multiple FPGA connected by a high-speed bus. The goal of the project is to design and develop a board that will be able to accelerate calculations of demanding algorithms in various applications such as image processing, machine learning, cryptography, and other algorithms from the field of digital signal processing. The first chapter introduces the field of hardware acceleration, focusing on the characteristics of chips used in this field and comparing them. The second chapter examines the possibilities of hardware accelerators on the market. The third chapter describes the conceptual design of a custom hardware accelerator. First, the conceptual design is introduced, explaining the structure of the device. Subsequently, the design of the prototype of this device and its implementation on a PCB are described in detail.
This master's thesis focuses on the design and development of a printed circuit board with multiple FPGA connected by a high-speed bus. The goal of the project is to design and develop a board that will be able to accelerate calculations of demanding algorithms in various applications such as image processing, machine learning, cryptography, and other algorithms from the field of digital signal processing. The first chapter introduces the field of hardware acceleration, focusing on the characteristics of chips used in this field and comparing them. The second chapter examines the possibilities of hardware accelerators on the market. The third chapter describes the conceptual design of a custom hardware accelerator. First, the conceptual design is introduced, explaining the structure of the device. Subsequently, the design of the prototype of this device and its implementation on a PCB are described in detail.
Description
Citation
ZACH, P. Návrh a vývoj desky hardwarového akcelerátoru náročných výpočtů s více FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2023.
Document type
Document version
Date of access to the full text
Language of document
cs
Study field
bez specializace
Comittee
doc. Ing. Jiří Háze, Ph.D. (předseda)
doc. Ing. František Urban, CSc. (místopředseda)
prof. Ing. Miroslav Husák, CSc. (člen)
Ing. Vladimír Levek, Ph.D. (člen)
Ing. Michal Kubíček, Ph.D. (člen)
Date of acceptance
2023-06-06
Defence
Student seznámil státní zkušební komisi s řešením své diplomové práce. Zodpověděl otázky a připomínky oponenta. Dále odpověděl otázky komise: Zamýšlel jste se nad problematikou materiálu DPS? Jaké požadavky byly na lenght matching?
Result of defence
práce byla úspěšně obhájena
Document licence
Standardní licenční smlouva - přístup k plnému textu bez omezení