Moderní metody verifikace smíšených integrovaných obvodů

Simple item page
but.committeedoc. Ing. Lukáš Fujcik, Ph.D. (předseda) prof. Ing. Jan Leuchter, Ph.D. (místopředseda) doc. Ing. František Urban, CSc. (člen) prof. Ing. et Ing. Fabian Khateb, Ph.D. et Ph.D. (člen) Ing. Jan Prášek, Ph.D. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise.cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorFujcik, Lukášcs
dc.contributor.authorPodzemný, Jakubcs
dc.contributor.refereeBohrn, Marekcs
dc.date.created2019cs
dc.description.abstractPráce se zabývá metodami, které jsou vhodné pro verifikaci smíšených integrovaných obvodů. Důraz je přitom kladen na tzv. „Assertion-based“ verifikaci. Tato metoda je v praxi aplikovatelná pomocí jazyků PSL a SystemVerilog. Tyto jazyky jsou mezi sebou porovnány a samostatně otestovány, aby byl následně stanoven jejich potenciál a aby byly nalezeny jejich funkční hranice a omezení. Jeden z těchto jazyků bude následně začleněn do verifikačních postupů společnosti SCG Czech Design Center s. r. o., aby zde mohla být rozvinuta metoda ABV i v analogové a smíšené doméně.cs
dc.description.abstractThis work aims at methods, which are suitable for mixed-signal integrated circuit verification. The emphasis is on the Assertion-based verification. In practice there are two languages, which can be used for this method - PSL and SystemVerilog. These languages are compared between each other and individually tested to find their capabilities, functional limits and restrictions. One of them will be integrated into verification flow of SCG Czech Design Center s. r. o. company to develop ABV methodology in analog and mixed-signal domain.en
dc.description.markBcs
dc.identifier.citationPODZEMNÝ, J. Moderní metody verifikace smíšených integrovaných obvodů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019.cs
dc.identifier.other115734cs
dc.identifier.urihttp://hdl.handle.net/11012/177524
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectVerifikacecs
dc.subjectsmíšené obvodycs
dc.subjectABVcs
dc.subjectPSLcs
dc.subjectSVAcs
dc.subjectVerificationen
dc.subjectmixed-signal circuitsen
dc.subjectABVen
dc.subjectPSLen
dc.subjectSVAen
dc.titleModerní metody verifikace smíšených integrovaných obvodůcs
dc.title.alternativeModern methods of mixed-signal integrated circuit verificationen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2019-06-05cs
dcterms.modified2019-06-06-07:41:02cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid115734en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:35:00en
sync.item.modts2025.01.15 21:16:07en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
5.35 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
Posudek-Vedouci prace-posudek_konzultant_MartinKejhar_DP_PodzemnyJ.pdf
Size:
278.84 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-posudek_konzultant_MartinKejhar_DP_PodzemnyJ.pdf
Download
Thumbnail Image
Name:
review_115734.html
Size:
5.46 KB
Format:
Hypertext Markup Language
Description:
file review_115734.html
Download
Collections
2019