Grafický kontrolér pro obvody FPGA

Simple item page
but.committeeprof. Ing. Radimír Vrba, CSc. (předseda) doc. Ing. Ivan Szendiuch, CSc. (místopředseda) prof. Ing. Karel Zaplatílek, Ph.D. (člen) Ing. Martin Frk, Ph.D. (člen) Ing. Martin Adámek, Ph.D. (člen)cs
but.defenceKomise byla seznámena s bakalářskou prací s názvem "Grafický kontrolér pro obvody FPGA". Student odpověděl na následující otázky: 1) Uveďte podrobný výpočet potřebného kmitočtu pro generování rozlišení 1024x768 s obnovovací frekvencí 60Hz. 2) Jak jste verifikoval VHDL kód?cs
but.jazykslovenština (Slovak)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorPristach, Mariánsk
dc.contributor.authorBartoš, Dušansk
dc.contributor.refereeFujcik, Lukášsk
dc.date.created2011cs
dc.description.abstractBakalárska práca sa zaoberá návrhom grafického kontroléru pre FPGA obvod. Popisuje spôsob komunikácie obvodu s monitorom, pamäťou RAM, zadávacím médiom (klávesnicou) a ovládanie systému. Obsahuje popis programu pre generovanie dát pre video pamäť a tiež popisuje komunikáciu s monitorom na hardvérovej úrovni. Navrhuje možnosť ovládania výstupného video signálu. Na záver diskutuje o možnostiach rozšírenia kontroléru do budúcnosti.sk
dc.description.abstractBachelor thesis deals with a proposal of a graphic controller for FPGA circuits. Thesis describes the communication between a circuit and a monitor, RAM memory, input device (keyboard) and the manipulation with the system. Not only it includes the description of a video memory data generating program, but also it describes the communication with a monitor on the hardware level. Moreover, it suggests the possibility of controlling the video output. Finally, it discusses possible future extensions of the controller's functionality.en
dc.description.markCcs
dc.identifier.citationBARTOŠ, D. Grafický kontrolér pro obvody FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011.cs
dc.identifier.other40843cs
dc.identifier.urihttp://hdl.handle.net/11012/1883
dc.language.isoskcs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectGrafický kontrolérsk
dc.subjectSpartan 3sk
dc.subjectprogramsk
dc.subjectčasovaniesk
dc.subjectvideo signálsk
dc.subjectgenerátor signálusk
dc.subjectVHDLsk
dc.subjectpamäťsk
dc.subjectsynchronizáciask
dc.subjectkódovanie.sk
dc.subjectGraphic controlleren
dc.subjectSpartan 3en
dc.subjectprogramen
dc.subjecttimingen
dc.subjectvideo signalen
dc.subjectsignal generatoren
dc.subjectVHDLen
dc.subjectmemoryen
dc.subjectsynchronizationen
dc.subjectencoding.en
dc.titleGrafický kontrolér pro obvody FPGAsk
dc.title.alternativeGraphics controller for FPGAen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2011-06-13cs
dcterms.modified2011-07-15-10:45:56cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid40843en
sync.item.dbtypeZPen
sync.item.insts2025.03.16 13:17:26en
sync.item.modts2025.01.17 12:54:47en
thesis.disciplineMikroelektronika a technologiecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 2 of 2
Thumbnail Image
Name:
final-thesis.pdf
Size:
1.3 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
review_40843.html
Size:
7.8 KB
Format:
Hypertext Markup Language
Description:
file review_40843.html
Download
Collections
2011