Grafický kontrolér pro obvody FPGA
Loading...
Date
Authors
Bartoš, Dušan
Advisor
Referee
Mark
C
Journal Title
Journal ISSN
Volume Title
Publisher
Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií
ORCID
Abstract
Bakalárska práca sa zaoberá návrhom grafického kontroléru pre FPGA obvod. Popisuje spôsob komunikácie obvodu s monitorom, pamäťou RAM, zadávacím médiom (klávesnicou) a ovládanie systému. Obsahuje popis programu pre generovanie dát pre video pamäť a tiež popisuje komunikáciu s monitorom na hardvérovej úrovni. Navrhuje možnosť ovládania výstupného video signálu. Na záver diskutuje o možnostiach rozšírenia kontroléru do budúcnosti.
Bachelor thesis deals with a proposal of a graphic controller for FPGA circuits. Thesis describes the communication between a circuit and a monitor, RAM memory, input device (keyboard) and the manipulation with the system. Not only it includes the description of a video memory data generating program, but also it describes the communication with a monitor on the hardware level. Moreover, it suggests the possibility of controlling the video output. Finally, it discusses possible future extensions of the controller's functionality.
Bachelor thesis deals with a proposal of a graphic controller for FPGA circuits. Thesis describes the communication between a circuit and a monitor, RAM memory, input device (keyboard) and the manipulation with the system. Not only it includes the description of a video memory data generating program, but also it describes the communication with a monitor on the hardware level. Moreover, it suggests the possibility of controlling the video output. Finally, it discusses possible future extensions of the controller's functionality.
Description
Keywords
Grafický kontrolér , Spartan 3 , program , časovanie , video signál , generátor signálu , VHDL , pamäť , synchronizácia , kódovanie. , Graphic controller , Spartan 3 , program , timing , video signal , signal generator , VHDL , memory , synchronization , encoding.
Citation
BARTOŠ, D. Grafický kontrolér pro obvody FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2011.
Document type
Document version
Date of access to the full text
Language of document
sk
Study field
Mikroelektronika a technologie
Comittee
prof. Ing. Radimír Vrba, CSc. (předseda)
doc. Ing. Ivan Szendiuch, CSc. (místopředseda)
prof. Ing. Karel Zaplatílek, Ph.D. (člen)
Ing. Martin Frk, Ph.D. (člen)
Ing. Martin Adámek, Ph.D. (člen)
Date of acceptance
2011-06-13
Defence
Komise byla seznámena s bakalářskou prací s názvem "Grafický kontrolér pro obvody FPGA". Student odpověděl na následující otázky:
1) Uveďte podrobný výpočet potřebného kmitočtu pro generování rozlišení 1024x768 s obnovovací frekvencí 60Hz.
2) Jak jste verifikoval VHDL kód?
Result of defence
práce byla úspěšně obhájena