but.committee	doc. Ing. Josef Schwarz, CSc. (předseda) doc. Ing. Ondřej Ryšavý, Ph.D. (místopředseda) Dr. Ing. Petr Peringer (člen) Ing. Igor Szőke, Ph.D. (člen) doc. Ing. Zdeněk Vašíček, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázku oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: Mohl byste stručně uvést jaké změny bude třeba provést v architektuře jednotky a procesu generování jednotky bude-li použita větší datová šířka vstupního rozhraní?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Kořenek, Jan	cs
dc.contributor.author	Selecký, Roman	cs
dc.contributor.referee	Košař, Vlastimil	cs
dc.date.created	2016	cs
dc.description.abstract	Zariadenia, ktoré sa zúčastňujú komunikácie prostredníctvom počítačových sietí, potrebujú spracovávať pakety a získavať informácie z hlavičiek protokolov. S nárastom počtu protokolov a častými zmienami v ich definíciách, vzniká potreba zaistiť nielen vysokú rýchlosť, ale aj flexibilitu analyzátorov paketov. Preto je cieľom tejto práce vytvoriť návrh jednotky, ktorá umožní jednoducho definovať nové protokoly a generovať výkonnú hardwarovú architektúru. Využitie jazyka P4, popisujúceho hlavičky prokolov a spracovávanie paketov, v kombinácii s možnosťou rekonfigurovať hradlové polia FPGA, nám umožňuje vytvoriť flexibilný analyzátor paketov. Aby bolo možné dostatočne rýchlo premietať zmeny v popise tohto analyzátora, bol vyvynutý program mapujúci popis v jazyku P4 do navrhnutej architektúry.	cs
dc.description.abstract	Network devices need to process packets and gather information from header fields. Packet parsers become outdated due to increasing number of protocols and frequent changes in their definitions. This thesis aims to create design of flexible and powerful packet parser. P4 language was designed to define packet processing. Flexible parsers can be constructed by combining potential of P4 with reconfigurable FPGA technology. Program mapping P4 language to designed architecture was implemented in order to promptly reflect changes in parser model.	en
dc.description.mark	A	cs
dc.identifier.citation	SELECKÝ, R. Analýza a extrakce položek z hlaviček paketů v FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.	cs
dc.identifier.other	96300	cs
dc.identifier.uri	http://hdl.handle.net/11012/62173
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	Analýza paketov	cs
dc.subject	extrakcia položiek	cs
dc.subject	P4	cs
dc.subject	FPGA	cs
dc.subject	Packet parsing	en
dc.subject	header field extraction	en
dc.subject	P4	en
dc.subject	FPGA	en
dc.title	Analýza a extrakce položek z hlaviček paketů v FPGA	cs
dc.title.alternative	Packet Parsing and Header Field Extraction in FPGA	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2016-06-13	cs
dcterms.modified	2020-05-10-16:12:22	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	96300	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 18:57:16	en
sync.item.modts	2025.01.17 09:33:15	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Analýza a extrakce položek z hlaviček paketů v FPGA

Files

Original bundle

Collections