Hardwarová akcelerace šifrování

Simple item page
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKořenek, Jancs
dc.contributor.authorHradil, Davidcs
dc.contributor.refereeMartínek, Tomášcs
dc.date.createdcs
dc.description.abstractCílem této diplomové práce bylo vytvořit hardwarovou realizaci obvodu, která by představovala algoritmus AES. Motivací k vytvoření této realizace bylo urychlení vůči softwarovému šifrování. Urychlení je dosaženo pomocí speciálně navržených částí obvodu, které odpovídají jednotlivým operacím AES algoritmu. V prvním kroku bylo potřeba obvod navrhnout. V dalším kroku pak byl tento obvod popsán v jazyce VHDL. Dále pak následovala simulace a syntéza obvodu. Aby bylo možné dané hardwarové řešení porovnat se softwarovým zpracováním, byla za tímto účelem vytvořena SW implementace. Obě implementace byly vytvořeny pro platformu FITKit. HW implementace je vytvořena pomocí technologie FPGA a SW implementace pak pomocí mikrokontroléru. Výsledkem této práce pak bylo téměř tisícinásobné urychlení šifrování oproti klasickému softwarovému zpracování.cs
dc.description.abstractThe goal of this thesis is to design a hardware realization of circuit which will implement the AES algorithm. A motivation was to make an acceleration against the classic software encryption. The acceleration is achieved by special designed parts of the circuit, which correspond to particular operations of the AES algorithm. First, there was necessary to design the circuit. In the next step there was a need to describe the designed circuit by the VHDL language. Then the circuit was simulated and synthesized. Due to comparing the circuit with software processing a software implementation was created. Both implementations were created for the FITKit platform. The hardware implementation is made by the FPGA technology and the software implementation is realized in a microcontroller. The result of the thesis is almost one thousandfold acceleration against the classic software encryption.en
dc.description.markBcs
dc.identifier.citationHRADIL, D. Hardwarová akcelerace šifrování [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .cs
dc.identifier.other15272cs
dc.identifier.urihttp://hdl.handle.net/11012/52755
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsPřístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 5 roku/letcs
dc.subjectAES šifracs
dc.subjectRijndaelcs
dc.subjectVHDLcs
dc.subjectFITKitcs
dc.subjectFPGAcs
dc.subjectmikrokontrolércs
dc.subjectAES cipheren
dc.subjectRijndaelen
dc.subjectVHDLen
dc.subjectFITKiten
dc.subjectFPGAen
dc.subjectmicrocontrolleren
dc.titleHardwarová akcelerace šifrovánícs
dc.title.alternativeHardware Accelerating of Encryption Algorithmen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.modified2020-05-09-23:39:48cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid15272en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 15:02:21en
sync.item.modts2025.01.17 13:06:38en
thesis.disciplinePočítačové systémy a sítěcs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
review_15272.html
Size:
1.42 KB
Format:
Hypertext Markup Language
Description:
file review_15272.html
Download
Collections
2006