Implementace šifrovacích algoritmů na platformě FPGA
| but.committee | doc. Ing. Vladislav Škorpil, CSc. (předseda) doc. Ing. Ivo Lattenberg, Ph.D. (místopředseda) Ing. David Smékal (člen) Ing. Pavel Hanák, Ph.D. (člen) Ing. Michal Polívka, Ph.D. (člen) Ing. Jaroslav Vrána, Ph.D. (člen) | cs |
| but.defence | Jak byste optimalizoval využití FPGA čipu, abyste docílil větších rychlostí např.: 10 Gbit/s a více? Proč jste si vybral zrovna šifrovací algoritmus AES? Proč používáte zápis se závorkami v nadpisech a běžném textu např. SubBytes ()? | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Smékal, David | cs |
| dc.contributor.author | Zugárek, Adam | cs |
| dc.contributor.referee | Sládok, Ondřej | cs |
| dc.date.accessioned | 2019-05-17T14:26:41Z | |
| dc.date.available | 2019-05-17T14:26:41Z | |
| dc.date.created | 2017 | cs |
| dc.description.abstract | Tato bakalářská práce popisuje problematiku zabezpečení dat pomocí šifrování a autorovu vlastní implementaci na platformě FPGA. Cílem práce je implementace šifry na hardwarově akcelerované síťové kartě COMBO. Úvod práce je zaměřen na teoretický popis šifrování pomocí blokových šifer. Pro implementaci byla vybrána šifra AES, která je nejznámější používanou šifrou. Její detailní popis je popsán v první části této práce. V druhé části je popsána autorova vlastní implementace kódu šifry AES v jazyce VHDL. Dále je popsaná implementace a způsob, jakým je výsledný program propojen s frameworkem FPGA karty – NetCOPE. Závěrem práce jsou prezentovány dosažené výsledky. Výsledný program nešifruje síťovou komunikaci jako takovou, pouze zpracovává data uložená v hardwaru karty, které předává hostujícímu počítači. | cs |
| dc.description.abstract | This bachelor’s thesis describes methods of data encryption and author’s own implementation on FPGA. The goal of this thesis is to implement cipher on a hardware accelerated network card COMBO. In the introduction is described encryption using block ciphers. Cipher AES was chosen to implement, which is famous and most using cipher. Its detailed description is described in the first part of the thesis. In the second part is described the author’s own implementation of AES cipher in VHDL. In the next part is method of interconnecting the resulting program with a framework of the FPGA card – NetCOPE. Achieved results are in the end of this thesis. The resulting program cannot encrypt network communication. It only transforms data stored in the card, which then send to host computer. | en |
| dc.description.mark | D | cs |
| dc.identifier.citation | ZUGÁREK, A. Implementace šifrovacích algoritmů na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017. | cs |
| dc.identifier.other | 101867 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/68214 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | FPGA | cs |
| dc.subject | VHDL | cs |
| dc.subject | NetCOPE | cs |
| dc.subject | COMBO | cs |
| dc.subject | AES | cs |
| dc.subject | bloková šifra | cs |
| dc.subject | FPGA | en |
| dc.subject | VHDL | en |
| dc.subject | NetCOPE | en |
| dc.subject | COMBO | en |
| dc.subject | AES | en |
| dc.subject | block cipher | en |
| dc.title | Implementace šifrovacích algoritmů na platformě FPGA | cs |
| dc.title.alternative | Implementation of cryptographic algorithms on the FPGA platform | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2017-06-19 | cs |
| dcterms.modified | 2017-06-20-07:26:50 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 101867 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2021.11.12 20:59:23 | en |
| sync.item.modts | 2021.11.12 20:21:55 | en |
| thesis.discipline | Teleinformatika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikací | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |
Files
Original bundle
1 - 3 of 3
Loading...
- Name:
- final-thesis.pdf
- Size:
- 3.04 MB
- Format:
- Adobe Portable Document Format
- Description:
- final-thesis.pdf
Loading...
- Name:
- review_101867.html
- Size:
- 5.11 KB
- Format:
- Hypertext Markup Language
- Description:
- review_101867.html