Implementace šifrovacích algoritmů na platformě FPGA

Loading...
Thumbnail Image

Date

Authors

Zugárek, Adam

Mark

D

Journal Title

Journal ISSN

Volume Title

Publisher

Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií

ORCID

Abstract

Tato bakalářská práce popisuje problematiku zabezpečení dat pomocí šifrování a autorovu vlastní implementaci na platformě FPGA. Cílem práce je implementace šifry na hardwarově akcelerované síťové kartě COMBO. Úvod práce je zaměřen na teoretický popis šifrování pomocí blokových šifer. Pro implementaci byla vybrána šifra AES, která je nejznámější používanou šifrou. Její detailní popis je popsán v první části této práce. V druhé části je popsána autorova vlastní implementace kódu šifry AES v jazyce VHDL. Dále je popsaná implementace a způsob, jakým je výsledný program propojen s frameworkem FPGA karty – NetCOPE. Závěrem práce jsou prezentovány dosažené výsledky. Výsledný program nešifruje síťovou komunikaci jako takovou, pouze zpracovává data uložená v hardwaru karty, které předává hostujícímu počítači.
This bachelor’s thesis describes methods of data encryption and author’s own implementation on FPGA. The goal of this thesis is to implement cipher on a hardware accelerated network card COMBO. In the introduction is described encryption using block ciphers. Cipher AES was chosen to implement, which is famous and most using cipher. Its detailed description is described in the first part of the thesis. In the second part is described the author’s own implementation of AES cipher in VHDL. In the next part is method of interconnecting the resulting program with a framework of the FPGA card – NetCOPE. Achieved results are in the end of this thesis. The resulting program cannot encrypt network communication. It only transforms data stored in the card, which then send to host computer.

Description

Citation

ZUGÁREK, A. Implementace šifrovacích algoritmů na platformě FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2017.

Document type

Document version

Date of access to the full text

Language of document

cs

Study field

Teleinformatika

Comittee

doc. Ing. Vladislav Škorpil, CSc. (předseda) doc. Ing. Ivo Lattenberg, Ph.D. (místopředseda) Ing. David Smékal (člen) Ing. Pavel Hanák, Ph.D. (člen) Ing. Michal Polívka, Ph.D. (člen) Ing. Jaroslav Vrána, Ph.D. (člen)

Date of acceptance

2017-06-19

Defence

Jak byste optimalizoval využití FPGA čipu, abyste docílil větších rychlostí např.: 10 Gbit/s a více? Proč jste si vybral zrovna šifrovací algoritmus AES? Proč používáte zápis se závorkami v nadpisech a běžném textu např. SubBytes ()?

Result of defence

práce byla úspěšně obhájena

DOI

Collections

Endorsement

Review

Supplemented By

Referenced By

Citace PRO