Akcelerace statistické klasifikace paketů pomocí FPGA
| but.committee | doc. Ing. Ondřej Ryšavý, Ph.D. (předseda) doc. Ing. Vladimír Drábek, CSc. (člen) Ing. Bohuslav Křena, Ph.D. (člen) doc. Ing. Vítězslav Beran, Ph.D. (člen) Dr. Ing. Petr Peringer (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. | cs |
| but.jazyk | angličtina (English) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kekely, Lukáš | en |
| dc.contributor.author | Kurka, Denis | en |
| dc.contributor.referee | Matoušek, Jiří | en |
| dc.date.created | 2023 | cs |
| dc.description.abstract | Klasifikace síťových paketů je klíčovým úkolem v síťových systémech, protože umožňuje efektivní směrování a filtrování dat. Pravděpodobnostní filtry jsou klasifikační metoda, která používá různé techniky k aproximaci členství paketu v sadě pravidel. Tato práce zkoumá tři algoritmy: Bloomův filtr, cuckoo filtr a xor filtr. Hlavním cílem je porovnat výkon těchto tří metod při implementaci jako hardwarové komponenty v FPGA systémech. Kritéria hodnocení zahrnují chybovost, maximální frekvenci a využití zdrojů FPGA se zameřením na paměť. Výsledky ukazují, že xor filtr překonává ostatní v oblasti chybovosti, ve všech kategoriích. Bloomův filtr je nejrychlejší volbou pro menší a rychlejší komponenty, kde je vyšší chybovost tolerovatelná. Cuckoo filtr je nejefektivnější z hlediska využití FPGA logiky. Tyto poznatky přispívají k vývoji optimalizovaných klasifikačních systémů a poskytují cenné informace o možnostech implementace pravděpodobnostních filtrů v hardwarových architekturách. | en |
| dc.description.abstract | Classifying network packets is a crucial task in networking systems, as it allows for efficient routing and filtering of data. Probabilistic filters are a classification method that uses different techniques to approximate the membership of a packet in a set of rules. This work investigates three algorithms: Bloom, cuckoo, and xor filter. The main aim is to compare the performance of these three methods when implemented as hardware components in FPGA systems. The evaluation criteria include error rate, maximal frequency, and FPGA resource usage, primarily focusing on memory. The results indicate that the xor filter outperforms the others regarding error rate, which is superior in any error rate category. The Bloom filter is the fastest option for smaller and quicker components where a higher error rate is tolerable. The cuckoo filter is the most resource-efficient when FPGA logic is the primary concern. These findings contribute to the development of optimised classification systems and provide valuable insights into the possibilities of implementing probabilistic filters in hardware architectures. | cs |
| dc.description.mark | A | cs |
| dc.identifier.citation | KURKA, D. Akcelerace statistické klasifikace paketů pomocí FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2023. | cs |
| dc.identifier.other | 148209 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/212755 | |
| dc.language.iso | en | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | filtrování paketů | en |
| dc.subject | FPGA | en |
| dc.subject | hardwarová architektura | en |
| dc.subject | cuckoo filtr | en |
| dc.subject | Bloom filtr | en |
| dc.subject | xor filtr | en |
| dc.subject | packet filtering | cs |
| dc.subject | FPGA | cs |
| dc.subject | hardware architecture | cs |
| dc.subject | cuckoo filter | cs |
| dc.subject | Bloom filter | cs |
| dc.subject | xor filter | cs |
| dc.title | Akcelerace statistické klasifikace paketů pomocí FPGA | en |
| dc.title.alternative | Probabilistic Packet Classification Acceleration on FPGA | cs |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2023-06-13 | cs |
| dcterms.modified | 2023-06-13-13:19:49 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 148209 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 21:00:25 | en |
| sync.item.modts | 2025.01.15 15:41:03 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |