Návrh smyčky fázového závěsu

but.committeeprof. Ing. Jaromír Brzobohatý, CSc. (předseda) doc. Ing. Vladimír Kolařík, Ph.D. (místopředseda) Ing. Milan Šesták (člen) doc. Ing. Josef Šandera, Ph.D. (člen) doc. Ing. Pavel Legát, CSc. (člen)cs
but.defenceStudent seznámil státní zkušební komisi s výsledky své diplomové práce "Návrh smyčky fázového závěsu" a zodpověděl všechny položené otázky oponenta. Otázky a odpovědi: Je nějaký přínos do budoucna? (Ne) Pronikání řídícího signálu? (nejprve simulace v pspice - hodinový signál pronikal do obvodu, ale v Cadence již tento problém nebyl)cs
but.jazykčeština (Czech)
but.programElektrotechnika, elektronika, komunikační a řídicí technikacs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorProkop, Romancs
dc.contributor.authorHejlek, Pavelcs
dc.contributor.refereeHáze, Jiřícs
dc.date.created2013cs
dc.description.abstractTato práce se zabývá návrhem smyčky fázového závěsu. V teoretické části je popsán její princip. V praktické části je podrobný matematický popis, volba různých bloků, výpočet návrhu a optimalizace výsledného řešení. Navržené řešení je simulováno a výsledky jsou komentovány.cs
dc.description.abstractThis work is dealing with phase lock loop design. In the theoretical part is principal description. In the practical part is detailed mathematical description, choice of various blocks, design calculation and optimalization of final solution. Designed solution is simulated and final result are commented.en
dc.description.markCcs
dc.identifier.citationHEJLEK, P. Návrh smyčky fázového závěsu [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2013.cs
dc.identifier.other66843cs
dc.identifier.urihttp://hdl.handle.net/11012/27107
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectCMOScs
dc.subjectfázový detektorcs
dc.subjectoscilátorcs
dc.subjectsmyčka fázového závěsucs
dc.subjectVCOcs
dc.subjectCMOSen
dc.subjectphase detectoren
dc.subjectoscillatoren
dc.subjectphase lock loopen
dc.subjectVCOen
dc.titleNávrh smyčky fázového závěsucs
dc.title.alternativeDesign of the PLLen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2013-06-12cs
dcterms.modified2013-06-14-10:16:24cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid66843en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 13:09:46en
sync.item.modts2025.01.17 12:55:13en
thesis.disciplineMikroelektronikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektronikycs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 3 of 3
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.94 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
appendix-1.zip
Size:
1.02 MB
Format:
zip
Description:
appendix-1.zip
Loading...
Thumbnail Image
Name:
review_66843.html
Size:
4.69 KB
Format:
Hypertext Markup Language
Description:
file review_66843.html
Collections