Komunikační rozhraní pro hardwarově akcelerované obvody

Simple item page
but.committeeprof. Ing. Zdeněk Smékal, CSc. (předseda) doc. Ing. Pavel Šilhavý, Ph.D. (místopředseda) Ing. Daniel Kováč (člen) Ing. Jan Dvořák, Ph.D. (člen) Ing. et Ing. Petr Musil (člen) Ing. Ondřej Šmirg, Ph.D. (člen)cs
but.defenceStudent prezentoval výsledky své práce a komise byla seznámena s posudky. Otázky k obhajobě: Práca mala podľa zadania obsahovať sprovoznenie štyroch periférií, obsahuje SPI resp. LEDky a MicroSD kartu. Prečo nedošlo k implementácií aj ďalších napríklad Ethernet? Odovzdaná a popísaná Verilog implementácia spracovania obrazu je podľa Vašeho návrhu a čisto Vašim dielom? Student obhájil bakalářskou práci s výhradami a odpověděl na otázky členů komise a oponenta. Nízká formální úroveň práce, krátký rozsah práce na spodní hranici podmínek pro odevzdání práce. Obrázky jsou využívány jako výplň.cs
but.jazykslovenština (Slovak)
but.programTelekomunikační a informační systémycs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorSmékal, Davidsk
dc.contributor.authorSlávik, Marksk
dc.contributor.refereeCíbik, Petersk
dc.date.accessioned2022-06-15T07:54:23Z
dc.date.available2022-06-15T07:54:23Z
dc.date.created2022cs
dc.description.abstractPráca sa venuje popisu a implementácii rozhrania MicroSD na programovatelných logických poliach. V práce je popísaná teória oľadom FPGA, jazyka VHDL,periférie na FPGA, prostredie Vivado, VitisHLS. Ďalej je popísaná implementácia kódu a jeho simulácia. Na konci je popísané digitálne spracovanie obrazu pomocou FPGA a karty Micro SD.sk
dc.description.abstractThe work deals with the description and implementation of the MicroSD interface on programmable logic arrays. The thesis describes the FPGA theory, VHDL language, Vivado environment,pheripherals on FPGA board, VitisHLS. Next, the implementation of the code and its simulation is described. At the end, digital image processing using FPGA and Micro SD card is explained.en
dc.description.markEcs
dc.identifier.citationSLÁVIK, M. Komunikační rozhraní pro hardwarově akcelerované obvody [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2022.cs
dc.identifier.other141234cs
dc.identifier.urihttp://hdl.handle.net/11012/205478
dc.language.isoskcs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectFPGAsk
dc.subjectVHDLsk
dc.subjectMicroSDsk
dc.subjectVivadosk
dc.subjectVitissk
dc.subjectSPIsk
dc.subjectMastersk
dc.subjectSlavesk
dc.subjectUSBsk
dc.subjectEthernetsk
dc.subjectDigital video processingsk
dc.subjectFPGAen
dc.subjectVHDLen
dc.subjectMicroSDen
dc.subjectVivadoen
dc.subjectVitisen
dc.subjectSPIen
dc.subjectMasteren
dc.subjectSlaveen
dc.subjectUSBen
dc.subjectEtherneten
dc.subjectDigital video processingen
dc.titleKomunikační rozhraní pro hardwarově akcelerované obvodysk
dc.title.alternativeInterface for Communication on Hardware Accelerated Circuitsen
dc.typeTextcs
dc.type.driverbachelorThesisen
dc.type.evskpbakalářská prácecs
dcterms.dateAccepted2022-06-14cs
dcterms.modified2022-06-14-14:51:08cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid141234en
sync.item.dbtypeZPen
sync.item.insts2022.06.15 09:54:23en
sync.item.modts2022.06.15 08:19:24en
thesis.disciplinebez specializacecs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav telekomunikacícs
thesis.levelBakalářskýcs
thesis.nameBc.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
5.07 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
appendix-1.zip
Size:
214.83 KB
Format:
zip
Description:
appendix-1.zip
Download
Thumbnail Image
Name:
review_141234.html
Size:
6.13 KB
Format:
Hypertext Markup Language
Description:
review_141234.html
Download
Collections
2022