but.committee	prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jiří Jaroš, Ph.D. (místopředseda) Ing. Michal Hradiš, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen) Ing. Ondřej Lengál, Ph.D. (člen)	cs
but.defence	Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm ... Otázky u obhajoby: V kapitole 4.3 je zmíněno, že do flash paměti je nutné zapisovat bity dat v opačném pořadí. V nástroji je však možné vygenerovat ".rpd" soubor, kde je pořadí bitů již upravené. Je takto vygenerovaný soubor detekován, je případně možné ho detekovat? Je nějakým způsoben detekováno, že při rebootu FPGA do některého z aplikačních bitstreamů došlo k chybě (neplatný či poškozený bitstream)? Je možné nějakým způsobem zaručit nabootování správného bitstreamu a zabránění nahrání a spuštění neautorizovaného bitstreamu?	cs
but.jazyk	čeština (Czech)
but.program	Informační technologie	cs
but.result	práce byla úspěšně obhájena	cs
dc.contributor.advisor	Matoušek, Jiří	cs
dc.contributor.author	Hak, Tomáš	cs
dc.contributor.referee	Fukač, Tomáš	cs
dc.date.created	2022	cs
dc.description.abstract	Tato práce se dotýká využití technologie FPGA v oblasti počítačových sítí, konkrétně pro hardwarovou akceleraci zpracování síťového provozu na síťové kartě vyvíjené sdružením CESNET, z. s. p. o. Technologie FPGA je oblíbená zejména díky možnosti snadno rekonfigurovat čip a opravit tak případné chyby či aktualizovat firmware. Práce nejprve pojednává o návrhu a implementaci nové jednotky pro Intel FPGA, která bude schopná komunikovat s externí konfigurační flash pamětí čipu osazeného na výše zmiňované kartě. Dále pak řeší návrh a implementaci softwarového nástroje, který bude umožňovat skrze nově implementovanou firmwarovou jednotku nahrát do flash paměti nová konfigurační data a vynutit si rekonfigurování FPGA čipu pomocí těchto nově nahraných dat. Ke konci práce je funkcionalita nově implementovaného systému otestována v praxi.	cs
dc.description.abstract	This thesis touches the topic of using FPGA technology in the field of computer networks, specifically for hardware acceleration of network traffic processing on a network card developed by the CESNET association. FPGA technology is popular mainly due to the possibility to easily reconfigure the chip and fix any errors or update the firmware. The thesis first discusses the design and implementation of a new unit for Intel FPGA, which will be able to communicate with the external configuration flash memory of the chip featured on the card mentioned above. It then goes on to address the design and implementation of a software tool that will allow, via the newly implemented firmware unit, to load new configuration data into the flash memory and force reconfiguration of the FPGA chip using this newly loaded data. Towards the end of the thesis, the functionality of the newly implemented system is tested in practice.	en
dc.description.mark	D	cs
dc.identifier.citation	HAK, T. Implementace jednotky pro obsluhu bootování Intel FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2022.	cs
dc.identifier.other	145170	cs
dc.identifier.uri	http://hdl.handle.net/11012/207302
dc.language.iso	cs	cs
dc.publisher	Vysoké učení technické v Brně. Fakulta informačních technologií	cs
dc.rights	Standardní licenční smlouva - přístup k plnému textu bez omezení	cs
dc.subject	FPGA	cs
dc.subject	konfigurace	cs
dc.subject	Intel	cs
dc.subject	Stratix 10	cs
dc.subject	Agilex	cs
dc.subject	Active Serial	cs
dc.subject	QSPI	cs
dc.subject	CESNET	cs
dc.subject	bitstream	cs
dc.subject	SDM	cs
dc.subject	SDM Client	cs
dc.subject	RSU	cs
dc.subject	Mailbox	cs
dc.subject	FPGA	en
dc.subject	configuration	en
dc.subject	Intel	en
dc.subject	Stratix 10	en
dc.subject	Agilex	en
dc.subject	Active Serial	en
dc.subject	QSPI	en
dc.subject	CESNET	en
dc.subject	bitstream	en
dc.subject	SDM	en
dc.subject	SDM Client	en
dc.subject	RSU	en
dc.subject	Mailbox	en
dc.title	Implementace jednotky pro obsluhu bootování Intel FPGA	cs
dc.title.alternative	Implementation of a Boot Controller for Intel FPGAs	en
dc.type	Text	cs
dc.type.driver	bachelorThesis	en
dc.type.evskp	bakalářská práce	cs
dcterms.dateAccepted	2022-06-14	cs
dcterms.modified	2022-06-20-10:23:06	cs
eprints.affiliatedInstitution.faculty	Fakulta informačních technologií	cs
sync.item.dbid	145170	en
sync.item.dbtype	ZP	en
sync.item.insts	2025.03.18 19:41:10	en
sync.item.modts	2025.01.15 15:56:36	en
thesis.discipline	Informační technologie	cs
thesis.grantor	Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů	cs
thesis.level	Bakalářský	cs
thesis.name	Bc.	cs

Implementace jednotky pro obsluhu bootování Intel FPGA

Files

Original bundle

Collections