Inference propojení komponent
but.committee | doc. Ing. Jiří Kunovský, CSc. (předseda) doc. Ing. Richard Růžička, Ph.D., MBA (místopředseda) Ing. Zbyněk Křivka, Ph.D. (člen) doc. Ing. Ivana Rábová, Ph.D. (člen) doc. Ing. Ondřej Ryšavý, Ph.D. (člen) doc. Ing. František Zbořil, Ph.D. (člen) | cs |
but.defence | Studentka nejprve prezentovala výsledky, kterých dosáhla v rámci své práce. Komise se pak seznámila s hodnocením vedoucího a posudkem oponenta práce. Studentka následně odpověděla na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studentky na položené otázky rozhodla práci hodnotit stupněm " A ". Otázky u obhajoby: V kap. 7.2.1 diskutujete výsledky testování programového řešení a potřebu změny hodnocení určitých typů portů při posuzování jejich kompatibility. Jak by se tato změna realizovala v praxi? Bylo by nutné upravit kód programu, nebo lze nastavit jeho chování parametry? Máte již zkušenosti z praktického nasazení vaší aplikace? Dokážete posoudit vliv automatického návrhu propojení komponent na produktivitu modeláře? | cs |
but.jazyk | čeština (Czech) | |
but.program | Informační technologie | cs |
but.result | práce byla úspěšně obhájena | cs |
dc.contributor.advisor | Křivka, Zbyněk | cs |
dc.contributor.author | Olšarová, Nela | cs |
dc.contributor.referee | Rychlý, Marek | cs |
dc.date.created | 2012 | cs |
dc.description.abstract | Diplomová práce se zabývala návrhem algoritmu pro inferenci propojení hardwarových komponent. Algoritmus je určen pro použití v editoru návrhu schémat pro FPGA čipy, který je součástí školního vývojového prostředí VLAM IDE. Algoritmus má uživateli pomoci s nalezením optimálního propojení dvou vybraných komponent. Vývojové prostředí s editorem návrhu je implementováno jako zásuvný modul do prostředí Eclipse, kdy je využit grafický modelovací rámec GMF. Po úvodu do těchto technologií a metod návrhu vestavěných systémů následuje návrh inferenčního algoritmu. Tento problém spadá pod problémy kombinatorické optimalizace, konkrétně je příbuzný s přiřazovacím problémem a bipartitním párováním. Poté je popsána implementace algoritmu a grafického uživatelského rozhraní pro jeho použití, následuje jeho otestování a shrnutí dosažených výsledků. | cs |
dc.description.abstract | The Master Thesis deals with the design of hardware component interconnection inference algorithm that is supposed to be used in the FPGA schema editor that was integrated into educational integrated development environment VLAM IDE. The aim of the algorithm is to support user by finding an optimal interconnection of two given components. The editor and the development environment are implemented as an Eclipse plugin using GMF framework. A brief description of this technologies and the embedded systems design are followed by the design of the inference algorithm. This problem is a topic of combinatorial optimization, related to the bipartite matching and assignment problem. After this, the implementation of the algorithm is described, followed by tests and a summary of achieved results. | en |
dc.description.mark | A | cs |
dc.identifier.citation | OLŠAROVÁ, N. Inference propojení komponent [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2012. | cs |
dc.identifier.other | 78597 | cs |
dc.identifier.uri | http://hdl.handle.net/11012/53648 | |
dc.language.iso | cs | cs |
dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
dc.subject | inference | cs |
dc.subject | algoritmus | cs |
dc.subject | vestavěný systém | cs |
dc.subject | návrh vestavěných systémů | cs |
dc.subject | FPGA | cs |
dc.subject | jazyk Wright | cs |
dc.subject | komponentní modelování | cs |
dc.subject | komponentní systém | cs |
dc.subject | komponenta | cs |
dc.subject | port | cs |
dc.subject | rozhraní | cs |
dc.subject | kombinatorická optimalizace | cs |
dc.subject | přiřazovací problém | cs |
dc.subject | bipartitní párování | cs |
dc.subject | strom | cs |
dc.subject | Eclipse | cs |
dc.subject | EMF | cs |
dc.subject | GEF | cs |
dc.subject | GMF | cs |
dc.subject | inference | en |
dc.subject | algorithm | en |
dc.subject | embedded system | en |
dc.subject | embedded system design | en |
dc.subject | FPGA | en |
dc.subject | Wright language | en |
dc.subject | component modelling | en |
dc.subject | component system | en |
dc.subject | component | en |
dc.subject | port | en |
dc.subject | interface | en |
dc.subject | combinatorial optimization | en |
dc.subject | assignment problem | en |
dc.subject | bipartite matching | en |
dc.subject | tree | en |
dc.subject | Eclipse | en |
dc.subject | EMF | en |
dc.subject | GEF | en |
dc.subject | GMF | en |
dc.title | Inference propojení komponent | cs |
dc.title.alternative | Component Interconnection Inference | en |
dc.type | Text | cs |
dc.type.driver | masterThesis | en |
dc.type.evskp | diplomová práce | cs |
dcterms.dateAccepted | 2012-08-23 | cs |
dcterms.modified | 2020-05-09-23:42:32 | cs |
eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
sync.item.dbid | 78597 | en |
sync.item.dbtype | ZP | en |
sync.item.insts | 2025.03.26 15:12:09 | en |
sync.item.modts | 2025.01.15 18:57:06 | en |
thesis.discipline | Inteligentní systémy | cs |
thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémů | cs |
thesis.level | Inženýrský | cs |
thesis.name | Ing. | cs |