IP core pro řízení BLDC motorů
| but.committee | prof. Ing. Jaroslav Boušek, CSc. (předseda) prof. Ing. Vladislav Musil, CSc. (místopředseda) doc. Ing. Ivan Szendiuch, CSc. (člen) Ing. Martin Šťáva, Ph.D. (člen) Ing. Michal Pavlík, Ph.D. (člen) | cs |
| but.defence | Student seznámil státní zkušební komisi s řešením své diplomové práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Elektrotechnika, elektronika, komunikační a řídicí technika | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Dvořák, Vojtěch | cs |
| dc.contributor.author | Hráček, Marek | cs |
| dc.contributor.referee | Bohrn, Marek | cs |
| dc.date.created | 2019 | cs |
| dc.description.abstract | Tato diplomová práce pojednává o vektorovém řízení synchronních BLDC a PMSM motorů pomocí FPGA. V první části je popsána základní teorie těchto motorů a jejich řízení. Následně je popsáno vektorové řízení a jeho náležitosti jako a Parkova transformace. Zbytek práce se zabývá samotným návrhem univerzálního regulátoru s nastavitelnou přesností v jazyce VHDL. Data jsou oddělena od výpočetní části, které je prováděno specializovanou aritmeticko-logickou jednotkou. V poslední části je návrh ověřen v simulátoru pomocí modelu PMSM motoru. | cs |
| dc.description.abstract | This diploma thesis is about using vector control (or field-oriented control) of synchronous BLDC and PMSM motors on FPGAs. First part describes basic theory of these motors and how to control them. Then vector control is detailed and its parts as (or Clarke) and Park transformation. Rest of the thesis deals with the design of universal controller with adjustable accuracy in VHDL language. Data is separated from computing part which utilizes custom arithmetic-logic unit. In the last part of the thesis the design is tested in simulator using model of PMSM motor. | en |
| dc.description.mark | B | cs |
| dc.identifier.citation | HRÁČEK, M. IP core pro řízení BLDC motorů [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2019. | cs |
| dc.identifier.other | 119412 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/177767 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | BLDC | cs |
| dc.subject | PMSM | cs |
| dc.subject | vektorové řízení | cs |
| dc.subject | VHDL | cs |
| dc.subject | FPGA | cs |
| dc.subject | BLDC | en |
| dc.subject | PMSM | en |
| dc.subject | vector control | en |
| dc.subject | field-oriented control | en |
| dc.subject | VHDL | en |
| dc.subject | FPGA | en |
| dc.title | IP core pro řízení BLDC motorů | cs |
| dc.title.alternative | IP core for BLDC motor control | en |
| dc.type | Text | cs |
| dc.type.driver | masterThesis | en |
| dc.type.evskp | diplomová práce | cs |
| dcterms.dateAccepted | 2019-06-04 | cs |
| dcterms.modified | 2019-06-06-07:41:01 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta elektrotechniky a komunikačních technologií | cs |
| sync.item.dbid | 119412 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.26 13:37:48 | en |
| sync.item.modts | 2025.01.15 14:52:23 | en |
| thesis.discipline | Mikroelektronika | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav mikroelektroniky | cs |
| thesis.level | Inženýrský | cs |
| thesis.name | Ing. | cs |