Návrh paměti CACHE pro síťové aplikace
| but.committee | cs | |
| but.defence | cs | |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Kořenek, Jan | cs |
| dc.contributor.author | Soľanka, Lukáš | cs |
| dc.contributor.referee | Martínek, Tomáš | cs |
| dc.date.accessioned | 2020-05-22T11:56:05Z | |
| dc.date.available | 2020-05-22T11:56:05Z | |
| dc.date.created | cs | |
| dc.description.abstract | Táto práca sa zaoberá návrhom a implementáciou generickej cache pamäte pre široké spektrum sieťových aplikácií. Najprv sú diskutované hlavné aspekty na výkonnosť. V náväznosti na to je navrhnutá architektúra a pamäť implementovaná s rešpektom pre zvolenú cieľovú technológiu. Hlavnými generickými parametrami sú: dátová šírka, veľkosť riadku, asociativita, počet riadkov a spôsob výberu obete. Cache podporuje zreťazené spracovanie, ktoré umožňuje každý hodinový cyklus vykonať jednu požiadavku. Pre overenie funkcionality bola výsledná komponenta dôkladne odsimulovaná a nakoniec bola jej činnosť odskúšaná v hardware na doske Combo6X. | cs |
| dc.description.abstract | This thesis deals with design and implementation of generic cache memory for a wide range of network applications. Firstly, aspects with influence on performance are discussed. Then architecture is proposed and implemented with respect to the given technology. The main selectable parameters of the design are: data path width, line size, associativity, number of lines and replacement policy. Cache is also pipelined and therefore is able to process one request for reading or writing every clock cycle. The resulting component has been thoroughly simulated to verify its functionality and finally, its operation has also been tested in hardware on the Combo6X board. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | SOĽANKA, L. Návrh paměti CACHE pro síťové aplikace [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. . | cs |
| dc.identifier.other | 15091 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/56361 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | cache | cs |
| dc.subject | sieť | cs |
| dc.subject | FPGA | cs |
| dc.subject | cache | en |
| dc.subject | network | en |
| dc.subject | FPGA | en |
| dc.title | Návrh paměti CACHE pro síťové aplikace | cs |
| dc.title.alternative | CACHE Memory Design for Network Applications | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.modified | 2020-05-09-23:40:06 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 15091 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2020.05.22 13:56:05 | en |
| sync.item.modts | 2020.05.22 12:50:24 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |