Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA

but.committeedoc. Ing. František Zbořil, CSc. (předseda) doc. Ing. Jiří Kunovský, CSc. (místopředseda) doc. Ing. Michal Bidlo, Ph.D. (člen) Doc. Ing. Pavel Herout, Ph.D. (člen) Ing. Zbyněk Křivka, Ph.D. (člen) doc. RNDr. Pavel Smrž, Ph.D. (člen)cs
but.defenceStudent nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm výborně (A). Otázky u obhajoby: Proč se v navržené architektuře neprovádí agregace výsledků z předcházejících stupňů v plné stromové struktuře, stejně jako je tomu u původního algoritmu DCFL? Proč byly pro srovnání navrženého přístupu se současnými klasifikačními algoritmy vybrány právě algoritmy HiCuts a HyperCuts?cs
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKořenek, Jancs
dc.contributor.authorKekely, Michalcs
dc.contributor.refereeMatoušek, Jiřícs
dc.date.created2016cs
dc.description.abstractDiplomová práca sa zaoberá návrhom a implementáciou mapovania vyhľadávacích tabuliek jazyka P4 do technológie FPGA. Cieľom práce bolo popísať kľúčové princípy, ktoré je potrebné pochopiť na vytvorenie návrhu samotného mapovania a fungovania potrebných algoritmov, tieto princípy aplikovať v rámci implementácie a analyzovať výsledné riešenie z pohľadu rýchlosti a náročnosti na pamäť a zdroje cieľovej architektúry. Výsledok práce poskytuje konfigurovateľnú hardvérovú jednotku schopnú klasifikovať pakety a jej prepojenie na vyhľadávacie tabuľky jazyka P4. Riešenie využíva algoritmus DCFL a oproti algoritmom HiCuts a HyperCuts dosahuje v najhoršom prípade porovnateľné priepustnosti, ale vyžaduje podstatne menej pamäte.cs
dc.description.abstractThis thesis deals with design and implementation of mapping of match action tables from P4 language to FPGA technology. Goal of the thesis was to describe key principles, which need to be understood in order to design such a mapping and function of algorithms needed, apply these principles by implementing them and analyze the speed and memory requirements of such an implementation. Outcome provides configurable hardware unit capable of classifying packets and connection between the unit and match action tables from P4 language. The implementation is based on DCFL algorithm and requires less memory compared to HiCuts and HyperCuts algorithms while being comparably fast at worst-case scenarios.en
dc.description.markAcs
dc.identifier.citationKEKELY, M. Mapování vyhledávacích tabulek z jazyka P4 do technologie FPGA [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2016.cs
dc.identifier.other96301cs
dc.identifier.urihttp://hdl.handle.net/11012/61848
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectP4cs
dc.subjectklasifikáciacs
dc.subjectvyhľadávacia tabuľkacs
dc.subjectkukučie hašovaniecs
dc.subjecttriecs
dc.subjectFPGAcs
dc.subjectfiltrovanie paketovcs
dc.subjectDCFLcs
dc.subjectP4en
dc.subjectclassificationen
dc.subjecthash tableen
dc.subjectcuckoo hashingen
dc.subjecttrieen
dc.subjectFPGAen
dc.subjectpacket filteringen
dc.subjectDCFLen
dc.titleMapování vyhledávacích tabulek z jazyka P4 do technologie FPGAcs
dc.title.alternativeMapping of Match Tables from P4 Language to FPGA Technologyen
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.dateAccepted2016-06-17cs
dcterms.modified2020-05-10-16:12:22cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid96301en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 15:22:00en
sync.item.modts2025.01.15 14:09:26en
thesis.disciplineInteligentní systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 4 of 4
Loading...
Thumbnail Image
Name:
final-thesis.pdf
Size:
3.75 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Loading...
Thumbnail Image
Name:
Posudek-Vedouci prace-18100_v.pdf
Size:
85.93 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Vedouci prace-18100_v.pdf
Loading...
Thumbnail Image
Name:
Posudek-Oponent prace-18100_o.pdf
Size:
90.46 KB
Format:
Adobe Portable Document Format
Description:
Posudek-Oponent prace-18100_o.pdf
Loading...
Thumbnail Image
Name:
review_96301.html
Size:
1.46 KB
Format:
Hypertext Markup Language
Description:
file review_96301.html
Collections