Implementace obecného zpětného assembleru

Simple item page
but.jazykčeština (Czech)
but.programInformační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorLukáš, Romancs
dc.contributor.authorPřikryl, Zdeněkcs
dc.contributor.refereeMasařík, Karelcs
dc.date.createdcs
dc.description.abstractTato práce popisuje proces vytváření disassembleru pro nově navrhované procesory. Kritériem při vytváření je jeho automatické vygenerování. Instrukční sada pro procesor je modelována pomocí specializovaného jazyka ISAC, který obsluhuje prostředky pro popis této instrukční sady, jako je například formát instrukce v jazyku symbolických instrukcí, binární zápis instrukce a chování instrukce. Vnitřním modelem je párový konečný automat, který formálně popíše vztah mezi textovou reprezentací instrukce a binárním kódováním instrukce. Z tohoto vnitřního modelu je generován kód překladače - disassembleru. Ten na vstupu přijímá program ve strojovém kódu a generuje ekvivalentní program v jazyce symbolických instrukcí.cs
dc.description.abstractThis thesis presents the process of creating disassembler for new designed processors. We demand automatic generation of the disassembler. Instruction set for processor is modeled by specialized language ISAC, which offers resources for description of the instruction set. For example it describes format of instruction in the assembly language or format of instruction in the binary form or behavior of this instruction. Internal model is coupled finite automata, which describes relation of textual form of the instruction and binary form of the instruction in formal way. The code of disassembler is generated from the internal model. This disassembler accepts program in binary code at the input and generate equivalent program in assembly language at the output.en
dc.description.markAcs
dc.identifier.citationPŘIKRYL, Z. Implementace obecného zpětného assembleru [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. .cs
dc.identifier.other15282cs
dc.identifier.urihttp://hdl.handle.net/11012/53965
dc.language.isocscs
dc.publisherVysoké učení technické v Brně. Fakulta informačních technologiícs
dc.rightsPřístup k plnému textu prostřednictvím internetu byl licenční smlouvou omezen na dobu 10 roku/letcs
dc.subjectKonečný automatcs
dc.subjectpárový konečný automatcs
dc.subjectassemblercs
dc.subjectdisassemblercs
dc.subjectsimulacecs
dc.subjectjazyky pro popis procesorůcs
dc.subjectvestavěný systém.cs
dc.subjectFinite automataen
dc.subjectcoupled finite automataen
dc.subjectassembleren
dc.subjectdisassembleren
dc.subjectsimulationen
dc.subjectlanguages for specification processorsen
dc.subjectembedded systems.en
dc.titleImplementace obecného zpětného assemblerucs
dc.title.alternativeImplementation of General Disassembleren
dc.typeTextcs
dc.type.drivermasterThesisen
dc.type.evskpdiplomová prácecs
dcterms.modified2020-05-09-23:39:50cs
eprints.affiliatedInstitution.facultyFakulta informačních technologiícs
sync.item.dbid15282en
sync.item.dbtypeZPen
sync.item.insts2025.03.26 15:02:28en
sync.item.modts2025.01.15 16:43:42en
thesis.disciplineInformační systémycs
thesis.grantorVysoké učení technické v Brně. Fakulta informačních technologií. Ústav informačních systémůcs
thesis.levelInženýrskýcs
thesis.nameIng.cs
Files
Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
review_15282.html
Size:
1.43 KB
Format:
Hypertext Markup Language
Description:
file review_15282.html
Download
Collections
2006