Nízkolatenční obchodování na burze s využitím externí DRAM
| but.committee | prof. Ing. Lukáš Sekanina, Ph.D. (předseda) doc. Ing. Jan Kořenek, Ph.D. (člen) Ing. Filip Orság, Ph.D. (člen) Ing. Libor Polčák, Ph.D. (člen) Ing. Michal Hradiš, Ph.D. (člen) | cs |
| but.defence | Student nejprve prezentoval výsledky, kterých dosáhl v rámci své práce. Komise se poté seznámila s hodnocením vedoucího a posudkem oponenta práce. Student následně odpověděl na otázky oponenta a na další otázky přítomných. Komise se na základě posudku oponenta, hodnocení vedoucího, přednesené prezentace a odpovědí studenta na položené otázky rozhodla práci hodnotit stupněm A. | cs |
| but.jazyk | čeština (Czech) | |
| but.program | Informační technologie | cs |
| but.result | práce byla úspěšně obhájena | cs |
| dc.contributor.advisor | Martínek, Tomáš | cs |
| dc.contributor.author | Nevrkla, Lukáš | cs |
| dc.contributor.referee | Kořenek, Jan | cs |
| dc.date.created | 2023 | cs |
| dc.description.abstract | Základní složku nízkolatenčního obchodování představuje stroj, který dokáže obchodovat s latencí nižší než jakýkoliv jiný obchodník. Pomocí hardwarových akcelerátorů je možné latenci snížit do řádu stovek nanosekund. Tato práce se zabývá datovou strukturou Order Book uvnitř hardwarového akcelerátoru, která poskytuje klíčové informace o aktuálních cenových hladinách na trhu. Aktuální implementace spravuje tuto strukturu v softwaru hostujícího stroje a v hardwarovém akcelerátoru ukládá pouze několik nejvýhodnějších hladin. Synchronizace hladin mezi hardwarem a softwarem je zatížena latencí v řádu mikrosekund. Proto vznikají situace, kdy obchodovací platforma nemá k dispozici aktuálně nejvýhodnější cenové hladiny. Výstupem práce je hardwarový modul schopný tuto datovou strukturu spravovat v FPGA a uložit v externí dynamické paměti. Latence tohoto modulu se pohybuje v rozsahu 150 až 200 nanosekund s občasným zvýšením (ve 2 % případů) na 450 až 650 nanosekund. Snížená latence umožní rychleji reagovat na velké změny trhu, které jsou pro obchodníky obzvláště zajímavé. | cs |
| dc.description.abstract | The primary part of low-latency trading is a machine that can trade with lower latency than any other trader. Hardware-accelerated platforms can reduce trading latency down to hundreds of nanoseconds. This work focuses on a specific data structure (Order Book) inside this hardware platform that manages the current market price levels. The current implementation manages this data structure inside the software of the hosting machine, and only a few best price levels are inside the hardware. Synchronization between hardware and software has a latency in the order of microseconds. Therefore the best price levels are sometimes unavailable inside the hardware platform. This work presents a solution for managing this structure inside FPGA while saving its content inside the external dynamic memory. The new solution reduces the latency down to 150–200 nanoseconds with occasional (2 % cases) increase to 450–650 nanoseconds. Lower latency will help the trading platform react faster to larger stock market changes which are very important for traders. | en |
| dc.description.mark | A | cs |
| dc.identifier.citation | NEVRKLA, L. Nízkolatenční obchodování na burze s využitím externí DRAM [online]. Brno: Vysoké učení technické v Brně. Fakulta informačních technologií. 2023. | cs |
| dc.identifier.other | 146398 | cs |
| dc.identifier.uri | http://hdl.handle.net/11012/212720 | |
| dc.language.iso | cs | cs |
| dc.publisher | Vysoké učení technické v Brně. Fakulta informačních technologií | cs |
| dc.rights | Standardní licenční smlouva - přístup k plnému textu bez omezení | cs |
| dc.subject | nízkolatenční obchodování | cs |
| dc.subject | HFT | cs |
| dc.subject | FPGA | cs |
| dc.subject | DRAM | cs |
| dc.subject | DDR4 | cs |
| dc.subject | burza | cs |
| dc.subject | high frequency trading | en |
| dc.subject | HFT | en |
| dc.subject | FPGA | en |
| dc.subject | DRAM | en |
| dc.subject | DDR4 | en |
| dc.subject | stock-exchange | en |
| dc.title | Nízkolatenční obchodování na burze s využitím externí DRAM | cs |
| dc.title.alternative | High-Frequency Trading Using External DRAM | en |
| dc.type | Text | cs |
| dc.type.driver | bachelorThesis | en |
| dc.type.evskp | bakalářská práce | cs |
| dcterms.dateAccepted | 2023-06-14 | cs |
| dcterms.modified | 2023-06-14-14:35:48 | cs |
| eprints.affiliatedInstitution.faculty | Fakulta informačních technologií | cs |
| sync.item.dbid | 146398 | en |
| sync.item.dbtype | ZP | en |
| sync.item.insts | 2025.03.18 21:00:08 | en |
| sync.item.modts | 2025.01.15 14:58:10 | en |
| thesis.discipline | Informační technologie | cs |
| thesis.grantor | Vysoké učení technické v Brně. Fakulta informačních technologií. Ústav počítačových systémů | cs |
| thesis.level | Bakalářský | cs |
| thesis.name | Bc. | cs |