ANALÝZA MOŽNOSTÍ SIMULÁCIE A IMPLEMENTÁCIE AUTOSYNCHRÓNNYCH SUBSYSTÉMOV V OBVODOCH VLSI

Simple item page
but.committeeprof. Ing. Aleš Prokeš, Ph.D. (předseda) Doc. Ing. Rudolf Jalovecký, CSc. - oponent (člen) Ing. František Kostka, CSc. - oponent (člen) Doc. Ing. Pavol Galajda, Ph.D. (člen) prof. Ing. Andrej Lúč, CSc. (člen) prof. Dr. Ing. Zdeněk Kolka (člen) prof. Ing. Roman Maršálek, Ph.D. (člen) doc. Ing. Jaromír Kolouch, CSc. (člen)cs
but.jazykslovenština (Slovak)
but.programElektrotechnika a komunikační technologiecs
but.resultpráce byla úspěšně obhájenacs
dc.contributor.advisorKolouch, Jaromírsk
dc.contributor.authorKováč, Michalsk
dc.contributor.refereeKostka,, Františeksk
dc.contributor.refereeJalovecký, Rudolfsk
dc.date.created2010cs
dc.description.abstractPráca sa zaoberá analýzou riešenia problémov synchrónnych číslicových obvodov. Výsledkom je vytvorenie metodiky pre návrh autosynchrónnych obvodov, definovanie ich časových parametrov na základe simulačných modelov a stanovenie podmienok pre ich správnu funkciu. Pre jednoduchý návrh týchto obvodov bola vytvorená metodika transformácie RTL popisu synchrónneho stavového automatu vo VHDL na autosynchrónny automat pri minimálnych zmenách. Nasleduje porovnanie transformovaných stavových automatov s ich originálnymi synchrónnymi predlohami v parametroch ako sú plocha čipu, prúdová spotreba a časovanie. Na záver práce je uvedené teoretické porovnanie rôznych typov synchronizácií (synchrónny, autosynchrónny, asynchrónny vo fundamentálnom režime, EAIC, Bundled-data, Dual-rail) na jednom príklade stavového automatu pri rovnakých technologických parametroch.sk
dc.description.abstractThis thesis focuses on problem-solution analysis of synchronous digital circuits; the results of which are autosynchronous circuit design methodology, timing parameter definitions based on simulation models and constraint settings. The RTL transformation of the synchronous state machine in VHDL language to an autosynchronous state machine was created with minimal modifications for the simple design of these circuits. Following this, a comparison of the transformed state machines with their synchronous originals in parameters such as chip area, current consumption and timing specification domain is introduced. The summation of this thesis displays a theoretical comparison of several types of synchronization (synchronous, autosynchronous, fundamental asynchronous, EAIC, Bundled-data, Dual-rail) which are presented on the single state machine example with the same technology parameters.en
dc.description.markPcs
dc.identifier.citationKOVÁČ, M. ANALÝZA MOŽNOSTÍ SIMULÁCIE A IMPLEMENTÁCIE AUTOSYNCHRÓNNYCH SUBSYSTÉMOV V OBVODOCH VLSI [online]. Brno: Vysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. 2010.cs
dc.identifier.other26068cs
dc.identifier.urihttp://hdl.handle.net/11012/13964
dc.language.isoskcs
dc.publisherVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologiícs
dc.rightsStandardní licenční smlouva - přístup k plnému textu bez omezenícs
dc.subjectAsynchrónne systémysk
dc.subjectautosynchrónny obvodsk
dc.subjectstavový automatsk
dc.subjectVHDLsk
dc.subjectRTL transformáciask
dc.subjectkódovanie 1 z Nsk
dc.subjectGrayove kódovaniesk
dc.subjectBundled-datask
dc.subjectDual-railsk
dc.subjectdetekcia ustáleného stavusk
dc.subjectdetekcia rozdielnych stavovsk
dc.subjectgenerátor hodinového signálu.sk
dc.subjectAsynchronous systemsen
dc.subjectautosynchronous circuiten
dc.subjectstate machineen
dc.subjectVHDLen
dc.subjectRTL transformationen
dc.subjectOne-hot encodingen
dc.subjectGray encodingen
dc.subjectBundled-dataen
dc.subjectDual-railen
dc.subjectstable state detectionen
dc.subjectdifferent state detectionen
dc.subjectclock generator.en
dc.titleANALÝZA MOŽNOSTÍ SIMULÁCIE A IMPLEMENTÁCIE AUTOSYNCHRÓNNYCH SUBSYSTÉMOV V OBVODOCH VLSIsk
dc.title.alternativeSIMULATION AND IMPLEMENTATION ANALYSIS OF THE AUTOSYNCHRONOUS SUBSYSTEMS IN VLSI DEVICEen
dc.typeTextcs
dc.type.driverdoctoralThesisen
dc.type.evskpdizertační prácecs
dcterms.dateAccepted2010-01-12cs
dcterms.modified2024-05-17-12:53:11cs
eprints.affiliatedInstitution.facultyFakulta elektrotechniky a komunikačních technologiícs
sync.item.dbid26068en
sync.item.dbtypeZPen
sync.item.insts2025.03.27 11:54:05en
sync.item.modts2025.01.17 12:35:38en
thesis.disciplineElektronika a sdělovací technikacs
thesis.grantorVysoké učení technické v Brně. Fakulta elektrotechniky a komunikačních technologií. Ústav radioelektronikycs
thesis.levelDoktorskýcs
thesis.namePh.D.cs
Files
Original bundle
Now showing 1 - 3 of 3
Thumbnail Image
Name:
final-thesis.pdf
Size:
2.16 MB
Format:
Adobe Portable Document Format
Description:
final-thesis.pdf
Download
Thumbnail Image
Name:
thesis-1.pdf
Size:
397.94 KB
Format:
Adobe Portable Document Format
Description:
thesis-1.pdf
Download
Thumbnail Image
Name:
review_26068.html
Size:
4 KB
Format:
Hypertext Markup Language
Description:
file review_26068.html
Download
Collections
2010